存储器系统设计
存储器管理的课程设计
存储器管理的课程设计一、课程目标知识目标：1. 学生理解存储器管理的基本概念，包括内存分配、回收、碎片处理等。
2. 学生掌握存储器管理的主要技术，如分页管理、分段管理、虚拟内存等。
3. 学生了解不同操作系统中的存储器管理策略及其优缺点。
技能目标：1. 学生能够运用所学知识，设计简单的内存分配算法，解决实际问题。
2. 学生能够分析并优化存储器管理策略，提高内存利用率和系统性能。
3. 学生通过案例分析和实践操作，培养解决问题的能力和团队协作精神。
情感态度价值观目标：1. 学生培养对计算机操作系统和存储器管理技术的兴趣，提高学习积极性。
2. 学生认识到存储器管理在计算机系统中的重要性，增强对操作系统整体架构的认识。
3. 学生在课程学习过程中，培养严谨、客观、合作、创新的精神风貌。
课程性质分析：本课程属于计算机科学领域，涉及操作系统原理及其应用。
针对高年级学生，课程内容具有一定的理论深度和实用性。
学生特点分析：学生具备一定的编程基础和操作系统知识，具有较强的逻辑思维能力和动手能力。
在学习过程中，注重理论与实践相结合，培养学生的实际操作能力。
教学要求：1. 结合教材内容，注重知识点的深入讲解和实际应用。
2. 采用案例教学，引导学生主动参与，培养解决问题的能力。
3. 强化实践环节，让学生在实际操作中掌握存储器管理的核心技术和方法。
4. 注重课堂互动，激发学生的学习兴趣，提高课堂教学效果。
二、教学内容1. 存储器管理概述：介绍存储器管理的基本概念、作用和重要性。
- 内存分配与回收- 内存碎片处理- 存储器保护机制2. 分页管理技术：讲解分页管理的原理、实现方法及其优缺点。
- 分页机制- 页表- 分页置换算法3. 分段管理技术：分析分段管理的原理、实现方法及其优缺点。
- 分段机制- 段表- 段页式管理4. 虚拟内存技术：探讨虚拟内存的基本概念、实现方法及其在操作系统中的应用。
- 虚拟内存原理- 请求分页/分段- 页面置换策略5. 存储器管理案例分析：分析典型操作系统中的存储器管理策略。
基于MicroSD卡的存储系统设计
2017 年 8 月第 4 期现代导航·293·基于 Micro SD 卡的存储系统设计王健（中国电子科技集团公司第二十研究所，西安 710068）摘要： 组合导航设备需要足够容量的非易失存储器， 设计了一种基于国产 DSP 和 Micro SD卡的存储系统。
首先，介绍了组合导航设备存储系统的总体设计；其次，基于国产 DSP，设计 了采用 SPI 模式与 Micro SD 卡通信的硬件； 然后， 在硬件基础上用软件实现了对 Micro SD 卡的 数据读写。
实际应用结果表明，设计的存储系统具有容量大，体积小，方便移植升级，有较高 应用价值。
关键词：国产 DSP；Micro SD 卡；SPI；存储系统 中图分类号：TP368 文献标识码：A 文章编号：1674-7976-(2017)04-293-04Design of Storage System Based on Micro SD CardWANG JianAbstract: Integrated navigation device needs enough non-volatile memory storage capacity, and this paper designs a storagesystem based on domestic DSP and Micro SD card. Firstly, this paper introduces general design about the storage system of integrated navigation device. Secondly, based on domestic DSP and Micro SD card, this paper designs the storage system hardware using SPI communication protocol mode. Thirdly, based on storage system hardware, this paper designs software and realizes reading and writing data in the Micro SD card. The practical application results show that the storage system in this paper has the advantages of large capacity, small size, easy transplant and upgrade, and has a high application value.Key words: Domestic DSP; Micro SD Card; SPI; Storage System 路点等导航信息，并能够记录有关对准事件、对准 时间、导航事件、导航时间等信息。
微机原理-第6章(2)
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
计算机组成原理实验报告_存储系统设计实验
实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。
能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。
现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。
a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。
b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。
c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。
4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。
芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。
地址范围都一样：0x0000～0x3FFF。
b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。
HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。
c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。
基于NAND Flash的数据存储系统设计
基于NAND Flash 的数据存储系统设计引言传统的存储设备虽然具有价格低廉的优势，但是在高温、高速、高冲击的测试环境中，往往存在设备存放空间有限、测试参数较多、采集速率高、环境复杂等因素。
为了得到准确的测试数据，对存储设备的性能也提出了较高的要求，如高存储速度、大存储容量、小巧轻便、抗冲击等。
此时传统的存储设备便无法完成复杂环境测试数据的存储任务。
为解决这个问题，本文设计了基于NAND Flash 的数据存储系统，该系统采用Xilinx 公司提出的灵活、高效、低成本的解决方案SOPC，把通用的RISC 处理器MicroBlaze 与用户设计的特定功能逻辑电路集成到FPGA 上，在FPGA 的控制下将数据存储到NAND Flash 存储设备中，实现了一个基于SOPC 方案的嵌入式数据存储系统。
NAND Flash 存储设备是Flash 内存的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。
NAND Flash 存储器具有体积小、功耗低、读写速度快等优点，适用于大量数据的存储，被广泛应用到数码相机、MP3、U 盘等嵌入式产品中。
1 系统整体设计方案基于NAND Flash 的数据存储系统结构框图如图1 所示。
本文采用Samsung 公司的NAND Flash 芯片K9F4GOSUOA 作为主要存储器件，控制器件使用Atmel 公司的ATmega162 和Xilinx 公司Spartan-3E 系列的XC3S500E，结合对NAND Flash 的读、写、擦除等操作进行时序配置。
A／D 转换芯片使用Maxim 公司的MAX1308。
另外，为实现通过USB 总线将数据从采集设备传送至PC，采用FTDI 公司的FT245R 芯片作为USB2．0 接口控制器；并以LabVIEW 为平台设计开发了专用多通道数据分析软件，用于对存储系统中数据后期的分析与处理。
2 NAND Flash 阵列式存储原理Flash 存储器编。
ARM系统的硬件设计
ARM系统的硬件设计ARM系统的硬件设计，指的是基于ARM架构的处理器和相关硬件的设计和开发。
ARM（Advanced RISC Machine）是一种精简指令集（RISC）架构，被广泛应用于移动设备、嵌入式系统和低功耗应用等领域。
1.处理器设计：ARM处理器是ARM系统的核心组件，它负责执行指令和管理系统资源。
处理器设计包括指令集架构的设计和处理器核心的设计。
ARM处理器的指令集包括基本指令、浮点指令和SIMD指令等，它们需要能够满足应用的需求。
处理器核心的设计包括流水线架构、缓存设计、乱序执行和内存管理单元等。
这些设计需要考虑性能、功耗和面积等因素。
2.外设接口设计：ARM系统通常需要与各种外设进行通信，比如存储器、显示器、网络模块和传感器等。
外设接口设计需要考虑物理接口的设计和通信协议的支持。
物理接口的设计包括电气特性和连接器的选择，通信协议的支持包括串行接口（如UART、SPI和I2C）和并行接口（如AHB和APB）等。
外设接口设计需要保证接口的可靠性和兼容性。
3.存储器设计：ARM系统需要存储器来存储程序和数据。
存储器设计包括存储器类型的选择和存储器控制器的设计。
存储器类型的选择包括内部存储器、外部存储器和缓存存储器等，它们需要能够满足系统的容量和性能要求。
存储器控制器的设计包括存储器接口的设计和存储器访问的调度和控制等。
存储器设计需要考虑时序和电气特性等。
4.总线设计：ARM系统中的各个组件需要通过总线进行通信。
总线设计包括总线的拓扑结构和总线协议的设计。
总线的拓扑结构可以是单总线、多总线或者点对点结构，它需要能够满足系统的容量和性能要求。
总线协议的设计需要保证数据的可靠传输和协调各个组件之间的访问。
5.电源管理：ARM系统需要提供稳定的电源供电。
电源管理设计包括电源管理芯片（PMIC）的选择和电源管理模块的设计。
电源管理芯片需要能够提供多种电压和电流的输出，以满足系统的需求。
电源管理模块的设计需要考虑功耗和散热等因素。
存储器与寄存器设计
存储器与寄存器设计1. 导言在计算机系统中，存储器和寄存器是两个重要的组成部分。
存储器用于存储数据和指令，而寄存器则用于临时存放和处理数据。
本文将重点论述存储器和寄存器的设计原则和方法。
2. 存储器设计存储器是计算机系统中用于存储数据和指令的设备。
其设计需要考虑容量、速度、稳定性和可靠性等因素。
2.1 存储器类型常见的存储器类型包括随机存取存储器（RAM）、只读存储器（ROM）、闪存等。
在设计存储器时，需要根据应用需求选择合适的类型。
2.2 存储器组织结构存储器的组织结构分为层次式结构和平坦式结构。
层次式结构包括高速缓存、主存储器和辅助存储器，其中高速缓存用于提高读写速度。
平坦式结构指主存储器和辅助存储器直接相连，适用于较小规模的系统。
2.3 存储器管理存储器管理是指对存储器进行分配和回收等操作。
常用的存储器管理方式有静态存储器管理和动态存储器管理。
静态存储器管理通过编译器确定存储器的分配和回收时机，而动态存储器管理由操作系统负责管理。
3. 寄存器设计寄存器是计算机系统中用于临时存放和处理数据的设备。
其设计需要考虑存储容量、读写速度和位宽等因素。
3.1 寄存器的种类常见的寄存器种类包括通用寄存器、特定用途寄存器和状态寄存器等。
通用寄存器用于存放临时数据，特定用途寄存器用于特定计算操作，状态寄存器用于存放处理器的状态信息。
3.2 寄存器位宽寄存器的位宽决定了其可以存储的最大数据量。
在设计寄存器时，需要根据计算需求选择合适的位宽，以提高计算效率。
3.3 寄存器读写速度寄存器的读写速度对计算机系统的性能有重要影响。
为提高读写速度，可采用并行读写、预取和流水线等技术。
4. 存储器与寄存器协同设计存储器和寄存器在计算机系统中紧密配合，提供高效的数据存储和处理能力。
在存储器和寄存器的设计过程中，需要考虑它们的互联和数据传输等问题。
4.1 存储器与寄存器的接口存储器和寄存器通过总线进行数据传输。
在设计存储器与寄存器的接口时，需要考虑数据传输的稳定性和速度。
单片机的存储器系统设计原理与性能优化策略
单片机的存储器系统设计原理与性能优化策略引言：在当今数字化时代，嵌入式系统的普及和应用日益广泛。
而单片机作为嵌入式系统的核心部件，其存储器系统设计的优化和性能提升对于嵌入式系统整体性能的提升至关重要。
本文将探讨单片机的存储器系统设计原理，以及如何通过优化策略实现性能的提升。
一、存储器系统设计原理单片机的存储器系统由程序存储器（ROM）、数据存储器（RAM）和特殊功能寄存器（SFR）组成。
这三个部分在单片机的整体运作中扮演着不同的角色。
1. 程序存储器（ROM）程序存储器用于存储单片机的程序代码。
根据存取方式的不同，可将程序存储器分为随机存取存储器（RAM）和只读存储器（ROM）。
只读存储器通常包括可编程只读存储器（PROM）、电可擦可编程只读存储器（EPROM）和电子擦可编程只读存储器（EEPROM）。
2. 数据存储器（RAM）数据存储器用于存储单片机运行过程中产生的中间数据。
它通常具有读写能力，可以根据需要进行数据的读取和写入操作。
根据存取方式和存放位置的不同，可以将数据存储器分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。
SRAM具有快速存取速度和不需要刷新的特点，而DRAM占用的面积更小且价格更低。
3. 特殊功能寄存器（SFR）特殊功能寄存器是单片机的特殊存储器，用于保存各种系统和外设的控制和状态信息。
这些寄存器可以通过特定的地址进行访问和控制，实现单片机与外设的交互。
特殊功能寄存器的设计合理与否直接影响着整个系统的性能。
二、性能优化策略为了提升单片机系统的性能，可以从以下几个方面来进行优化：1. 存储器容量优化合理利用存储器容量是优化存储器系统性能的关键。
通过对程序代码和数据存储的分析，可以估算出所需要的存储器容量，并根据实际需求选择合适的存储器芯片。
同时，可以采用编程优化的方法，如代码压缩和数据压缩，减小所需存储器容量。
2. 存储器速度优化存储器访问速度对于单片机系统的性能至关重要。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ALE
CE
OE
A0~A7 A8~A14 62256 D0~D7
CE
OE
G 373 1D~8D 8
P0
PSEN
WR
RD
系统的EPROM(27256)0000~7FFFH(管理仿真系统的程序)，系统的仿 真ROM和数据存储器为8000~FFFFH。当执行系统的管理程序时， 27256有效（尽管有效 PSEN ，但地址不对），62256无效，当执行自己 编的仿真程序时，系统转向62256中执行你输入的程序，当遇到MOVX
ALE
8
2764
2764
2764
P0
PSEN
P2.6 0 0 1 P2.5 0 1 0 /Y0 /Y1 /Y2 0 1 1 0000-1FFFH (8000H-9FFFH) 括号内 1 0 1 2000-3FFFH(A000H-BFFFH) 为重叠 1 1 0 4000-5FFFFH(C000H-DFFFH) 区！
74LS138的真值表
输出有效时，只有一个为低电平，其余为高电平，故用其来接被选的芯片时， 只有一个被选中。保持芯片之间地址的不重叠。（74LS139的介绍见书P158）
5.2.3 程序存储器扩展设计
(1)扩展16KB EPROM(线选法用单片机地址总线高位地址作为选择某 一存贮器的片选信号)。
;将最后一个字节数据取出 ;原始数据比较，陷入死循环！ ;最高位不同，再查！
地址 输出
指令 输入
PCL 输出
指令 输入
PCL 输出
P2口输出程序存储器的高8位地址PCH(A15~A8)，具有锁存功能。 P0口地址/数据复用线，在ALE上升为高电平时，P0口输出程序存储 器的低8位地址(A7~A0)，在ALE的下降沿，把A7~A0锁存到外部地 址锁存器中，得到地址信号，接着，P0口由输出变为输入，高8位地 址不变(低8位已锁存)，故已选定外部ROM的某一个地址，随即 PSEN 低电平有效，外部ROM通，对应地址单元中的指令字节出现在数据 总线上供CPU读取。
从P0口地址/数据复用线中分离出地址来。
地址译码器 为什么要用地址译码器：CPU给出一个地址，对应的存储器中有一个 存储器单元与其唯一的对应。通常存储器有多片组成，因此，要对存储器 芯片地址进行编址。 分两个层次：(1) 某个存储芯片的选择片选(8K/片8片64K) (2) 被选中的存储芯片内部存储单元的选择字选。 地址不能重叠，一般就要用译码器的功能。
第5章 存储器系统设计
5.1 MCS-51存储器系统配置
内部4K， 0000 ~ 0FFFH 8051 / 8751 外部64K0000 ~ FFFFH 程序存储器(ROM) 0000 ~ FFFFH ， EA 0 8031外部64K，
EA 1内部 重叠部分由EA区分 EA 0 外部
00H ~ 7FH 内部128字节， 数据存储器(RAM) 0000 ~ FFFFH 外部 64K，
5.2 程序存储器扩展设计
外部程序存储器操作时序
S1
振荡周期 一个机器周期
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
ALE
H
PCH
PCH
PCL 输出
指令 输入
0000~0FFFH（4KB） 8000~9FFFH（8KB） 8000~9FFFH A000~BFFFH C000~DFFFH E000~FFFFH
写入16字节数据的子程序，入口参数：
DPTR：指向RAM数据区首址；
R7： 写入字节数（10H）
R0： E2PROM地址低8位
P2： E2PROM地址高8位
2．扩展24KB EPROM(部分地址译码)用译码对单片机的高位地址线 进行译码，以译码器的输出作为某一存储器的片选信号。
74LS139
B
A
Y2
Y1 Y0
P2.6 P2.5 P2.4~P2.0
5
8031
G 74LS373
A0~A7 A8~A12 Q0~Q7 / OE A0~A7 A8~A12 Q0~Q7 / OE A0~A7 A8~A12 Q0~Q7 / OE
EA
8051 P0 口
8 A7~A0 6116 8
G ALE
D0~D7
OE WE
6116 的 片 选端 CE 接地，为 常选状态， 地 址 为 0000~07F FH
RD
WR
• 2. 8031扩展32KB EPROM和32KB RAM
8 P2 7
8031
8 1Q~7Q ALE A0~A7 A8~A14 CE A0~A7 A8~A14 CE
第一个机器周期
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
ALE
PSEN
RD / WR
P2
PCH输出
DPH或P 输出 2
PCH
P0
PCL 输出
指令 输入
地址 输出
数据输出 （输入）
PCL 输出
第二周期：第一个ALE信号丢失，若执行的是读指令(MOVX A,@DPTR)，P0口由输出变为输入，随即 RD为低电平有效。外部数据 存储器被选通。相应存储单元内容出现在P0口上供CPU读入累加器中， 若执行的是写指令(MOVX @DPTR,A)，此时 W R为低电平有效。被写的 数据出现在P0口，并在 W R结束之前一直保持不变，写入相应的外部数 PSEN有效，读的内容丢弃。 据存储器单元。第二个ALE锁存的地址，
WR16：MOVX MOV MOVX INC INC CJNE INC NEXT: DJNZ DEC CNECK:MOVX XRL JB RET
A,@DPTR R4,A @R0,A DPTR R0 R0,#00H,NEXT P2 R7,WR16 R0 A,@ R0 A,R4 ACC.7,CHECK
2． 电可擦可编程只读存储器E2PROM 读写的操作同SRAM，掉电后，数据保存，不会丢失。注意 它不是做程序存储器用!
5.3.3 数据存储器扩展设计
1. 8051扩展2KB静态RAM，8051内部有ROM，用地址线扩展2KB RAM。
5V Vcc P2 3 373 1D~8D 1Q~8Q
CE A10~A8
W E， RD有效。 之类的指令时，
4. 8051扩展8KBE2PROM（ROM和RAM合并）
P2.7 5V
P2 P0
5
A12~A8 373
A0~A7
CE
2864
ALE
I/O0~I/O7
PSEN RD WR
OE WE
内部ROM： 外部ROM，RAM： 重叠区： 10 1010 1100 1110
G 373
1D~7D
27256
Q0~Q7
OE
WE
62256
D0~D7
OE
P0
PSEN
8
WR
RD
程序存储器 CE 接地，常选0000~7FFFH， PSEN 有效，数据存 W E， 储器0000~7FFFH， RD 有效，地址重叠，但不会冲突。
3. 程序存储器空间和数据存储器空间的合并(哈佛结构：两个存储器在逻 辑上完全独立，是由于执行不同的指令时，由硬件产生不同的选信号， 从而选通两个不同的逻辑空间)。单片机仿真系统就是采用这种合并 后的一维线性空间，因为程序存放在EPROM中，就无法对EPROM中 的程序进行在线修改，如果把程序存放在RAM中，一面调试一面修改， 方便。 P2.7
P 如果 CE 接地，系统 只能接1片 ROM P2.7 6
CE
P2
8031 P0 74LS373
A13~A8 27128 8
A7~ A0
Q0~Q7
OE
ALE
PSEN
27128128/8=16K2102414根地址线A0~A13，片内地址由P2.5~P2.0， P0.7~P0.0决定。该片由P2.7选中，存在重叠区域4000~7FFFH(但芯片内地址 不存在，但无关紧要)，而且存在地址禁区!(0000~3FFFH)不可能扩展2块。
3. 扩展64KB EPROM(全地址译码)
P2.7 （A15） 0 0 P2.6 （A14） 0 0 P2.5 （A13） 0 1 0000~1FFFH 2000~3FFFH 地址空间
0
0 1 1 1 1
1
1 0 0 1 1
0
1 0 1 0 1
4000~5FFFH
6000~7FFFH 8000~9FFFH A000~BFFFH C000~DFFFH E000~FFFFH
64KB/8=8KB/根译码线。译码器的输出是互异的，每次只能选中一 个存储器芯片，不会出现地址竞争(地址竞争是几片同类型存储器占用同 一段地址，当CPU从该空间取数时，它们将同时向数据总线提供数据， 导致读取出错)。
5.3 数据存储器扩展设计
执行：MOVX A,@DPTR( 或MOVX @DPTR,A) MOVX A,@Ri (或MOVX @Ri,A) CPU访问外部数据存储器时，ALE信号少出现一次，地址数 据输出后经过悬浮(高阻)状态后，才能进入数据输入或输出状态! 第一周期：P2口输出地址的高8位，P2口输出地址的低8位。ALE下 降沿将低8位地址锁存到外部地址锁存器。随即 PSEN 低电平有效。P0口 由输出变为输入，对应选 中的存储单元中的指令出现在P0口，由CPU 读取。经CPU译码后，知道是对外部数据存储器的操作。随后，P2口输 出外部数据存储器地址的高8位，P0口输出外部数据存储器的低8位。由 PSEN 一直为高电平无效(PSEN ALE锁存，由于是与外部数据存储器打交道。 信号线接EPROM的 OE 端，选通的是程序存储器!)