存储器结构
8051单片机的存储器结构
8051单片机的存储器结构8051 单片机是一种常见的微控制器，它具有一个复杂的存储器结构。
8051 单片机的存储器结构包括以下几个部分：程序存储器（ROM）、数据存储器（RAM）、特殊功能寄存器（SFR）和扩展存储器（EEROM）。
1. 程序存储器（ROM）程序存储器是存储 8051 单片机程序的地方，通常被称为EPROM或flash。
程序存储器的地址空间为0x0000到0xFFFF，共64K字节。
程序存储器用于存储程序代码、常量数据、用户函数和中断向量表。
由于程序存储器是只读存储器，因此它的内容只能在编程时被修改。
在8051单片机启动时，程序计数器（PC）从0x0000初始化，并指向程序存储器的第一个地址。
当任何指令被执行时，PC递增，指向下一个指令。
数据存储器是存储程序数据的地方，也称为随机存取存储器（RAM）。
数据存储器的地址空间为0x0000到0xFFFF，但是只有128个字节可以快速访问。
数据存储器中的地址在逻辑和物理上是一样的。
数据存储器通常用于存储变量、数组、堆栈等运行时数据，这些数据是程序运行时动态分配的。
数据存储器也可以被用作缓存或寄存器文件。
访问数据存储器时，通常需要将地址存储在一个或多个寄存器中，然后通过所选指令操作该地址。
3. 特殊功能寄存器（SFR）特殊功能寄存器是一组8位或16位的寄存器，用于存储控制器状态和控制器中的各种特殊功能。
特殊功能寄存器的地址范围为0x80到0xFF，共有128个字节。
特殊功能寄存器的内容可以被用于控制 CPU 的各种特殊功能，如控制定时器/计数器、外设 I/O 端口和串行通信接口等等。
特殊功能寄存器中的某些位用于确定控制器中的功能开关。
因此，通过对特殊功能寄存器的读写来控制和管理 8051 单片机的各种功能。
扩展存储器通常被称为 EEROM(Electrically Erasable Read Only Memory)，它是非易失性存储器的一种。
存储器层次结构课件
优化成本：通过降低存储器的成 本来提高系统的性价比。例如， 使用更便宜的存储元件、优化设
计和批量生产等。
04 存储器层次结构性能评估 与优化方法
存储器层次结构性能评估指标
01
02
03
04
读取命中率
评估层次结构在读取操作中的 性能，衡量从存储器中获取所
需数据的速度和效率。
带宽
评估层次结构在数据传输方面 的性能，包括每秒传输的字节 数和每秒进行的操作次数。
存储器层次结构特点：存储器层次结构具有以下特点：1）访问速度逐层递减， 价格逐层递增；2）离CPU越近的存储器访问速度越快，价格也越高；3）离CPU 越远的存储器访问速度越慢，价格也越低。
存储器层次结构原理及应用
存储器层次结构应用场景- 嵌入式系统
服务器和数据中心：在服务器和数据中心中，由于需要处理大量的数据 和要求，通常采用较大的存储器层次结构，如主存储器、辅助存储器和
磁盘优化
采用更高效的磁盘技术 ，如SSD、HDD等，提 高磁盘I/O性能和存储容
量。
系统优化
通过优化操作系统、文 件系统和网络协议等，
提高整体系统性能。
存储器层次结构性能提升策略
负载均衡
通过公道分配负载，避免系统 过载或空载，提高整体性能。
缓存预热
在程序运行前，将热点数据提 前加载到缓存中，提高读取命 中率。
散布式文件系统等。
个人计算机：在个人计算机中，由于需要处理多种任务和应用程序，通 常采用适中的存储器层次结构，如高速缓存、主存储器和硬盘驱动器等 。
存储器层次结构原理及应用
存储器层次结构优化策略- 优化 访问速度
优化容量：通过增加存储容量来 满足不断增长的数据需求。例如 ，使用更大容量的硬盘驱动器、 内存模块和散布式文件系统等。
计算机中的存储器层次结构及其特点是什么
计算机中的存储器层次结构及其特点是什么计算机的存储器层次结构是指由多个不同速度和容量的存储器组成的层次化结构，其目的是在满足性能和成本的要求下，提供高效的数据存储和访问。
存储器层次结构包括高速缓存、主存储器和辅助存储器，每个层次的存储器都有其特定的特点和用途。
1. 高速缓存高速缓存是位于计算机中央处理器（CPU）内部的一种特殊存储器，用于存放最常用的数据和指令。
它具有以下特点：- 高速访问：由于其接近CPU，高速缓存能够以更快的速度提供数据，从而减少CPU的等待时间，提高系统性能。
- 小容量：高速缓存的容量相对较小，一般只能存储少量的数据和指令。
- 自动管理：高速缓存采用自动管理机制，通过缓存替换算法和预取策略来提高数据访问效率。
2. 主存储器主存储器属于计算机系统的核心组成部分，用于暂时存储正在执行的程序和数据。
主存储器具有以下特点：- 大容量：相比于高速缓存，主存储器的容量较大，可以存储更多的数据和指令。
- 较低的访问速度：相对于高速缓存，主存储器的访问速度慢一些，但仍然比辅助存储器快得多。
- 动态随机存取：主存储器采用动态随机存取存储器（DRAM）作为存储单元，具有读写功能。
3. 辅助存储器辅助存储器用于长期存储和备份数据和程序，其特点如下：- 大容量：辅助存储器具有非常大的容量，可以存储大量的数据和程序。
- 相对较慢的访问速度：辅助存储器的访问速度相对较慢，但它能够长期保存数据，并且可以进行离线操作。
- 持久性存储：与高速缓存和主存储器不同，辅助存储器是非易失性存储器，即断电后数据仍然会被保留。
通过这三个层次的存储器结构，计算机系统能够根据数据的访问频率和容量需求进行智能管理和分配，从而提高系统性能和运行效率。
高速缓存作为最接近CPU的快速存储器，能够快速提供数据，减少CPU的等待时间。
主存储器作为快速存取存储器，存储正在执行的程序和数据。
而辅助存储器则用于长期保存数据和进行离线操作。
总结起来，计算机中的存储器层次结构通过高速缓存、主存储器和辅助存储器的组合，实现了性能和成本的平衡。
存储器层次结构
存储器层次结构存储器层次结构存储技术计算机技术的成功很⼤程度来源于存储技术的巨⼤进步。
早期的电脑甚⾄没有磁盘。
现在电脑上的磁盘都已经按T算了。
随机访问存储器(Random-Access Memory, RAM)随机访问存储器(Random-Access Memory, RAM)分两类：静态的：SRAM，⾼速缓存存储器，既可以在CPU，也可以在⽚下。
动态的：DRAM，⽤于主存或者图形系统帧缓冲区。
通常情况下，SRAM的容量都不会太⼤，⽽相⽐之下DRAM容量可以⼤得离谱。
静态RAMSRAM将每个位存储在⼀个双稳态存储器单元⾥，每个单元⽤⼀个六晶体管电路实现。
这种电路有⼀个属性，它可以⽆限期地保持两个不同的状态的其中⼀个，其他状态都是不稳定的。
如上图，它能稳定在左态和右态，如果处于不稳定状态，它就像钟摆⼀样⽴刻变成两种稳态的其中⼀种。
也因为它的双稳态特性，即使有⼲扰，等到⼲扰消除，电路就能恢复成稳定值。
动态RAMDRAM的每个存储是⼀个电容和访问晶体管组成，每次存储相当于对电容充电。
该电容很⼩，⼤约只有30毫微微法拉。
因为每个存储单元⽐较简单，DRAM可以造的⾮常密集。
但它对⼲扰⾮常敏感，被⼲扰后不会恢复。
因此它必须周期性地读出重写来刷新内存的每⼀位。
或者使⽤纠错码来纠正任何单个错误。
两者总结传统的DRAMDRAM芯⽚内的每⼀个单元被叫做超单元。
在芯⽚内，总共有d 个超单元，它们被排列成⼀个r×c ⼤⼩的矩阵，也就是说d=r×c，每个超单元都可以⽤类似(i,j) 之类的地址定位⽽每个超单元则是由w 个DRAM单元组成。
因此⼀个DRAM芯⽚可以存储dw 位的信息。
上图是⼀个16×8 的DRAM芯⽚的组织。
⾸先由两个addr引脚依次传⼊⾏地址i 和列地址j 。
每个引脚携带⼀个信号。
由于这是4×4 的矩阵，因此两个就够了。
然后定位到(i,j) ，将该地址的超单元信息传出去。
存储器层次结构
存储器层次结构(memory hierarchy)
存储器层次结构中的缓存
• 高速缓存(cache)
–一个小而快速的存储设备 –作为存储在更大也更慢的设备中
的数据对象的缓冲区域
• 存储器层次结构的中心思想
–位于k层的更快更小的存储设备 作为位于k+1层的更大更慢的存 储设备的缓存
存储器层次结构中的数据传输
–增强时间局部性 –减少容量不命中
分块矩阵乘法
CAB
C11 C21
C C1222A A1211
A12B11 A22B21
B12 B22
提纲
• 导论 • 存储技术 • 局部性原理 • 存储器层次结构 • 高速缓存存储器 • 编写高速缓存友好的代码 • 利用程序中的局部性
在程序中利用局部性-小结
高速缓存性能参数
• 不命中率(miss rate)
–不命中数量/引用数量
• 命中率(hit rate) • 命中时间(hit time)
–L1 : 1~2个时钟周期
• 不命中处罚(miss penalty)
–L2 : 5~10个周期 –主存 : 25~100个周期
高速缓存参数的性能影响
• 高速缓存大小
• 局部性比较好的程序
–更低的不命中率 –运行的更快
• 基本方法
–让最常见的情况运行得更快 –在每个循环内部使缓存不命中数
量最小
• 对局部变量的反复引用 • 步长为1的应用模式
测量读带宽
void test(int elems, int stride) {
int i, result = 0; volatile int sink; for(i=0;i<elems;i+=stride)
存储器与寄存器的组成与工作原理
存储器与寄存器的组成与工作原理存储器与寄存器是计算机系统中重要的组成部分，它们在数据存储和处理方面发挥着关键的作用。
本文将从存储器与寄存器的组成结构、工作原理两个方面进行介绍。
一、存储器的组成与工作原理存储器，简单来说，是用于存储和读取数据的计算机设备。
它由一系列存储单元组成，每个存储单元能够存储一定数量的数据。
根据存取方式的不同，存储器可以分为随机存储器（RAM）和只读存储器（ROM）。
1. 随机存储器（RAM）随机存储器是一种临时存储介质，具有读写功能。
它由一系列存储单元组成，每个存储单元都有一个独立的地址。
数据可以通过地址访问和存取。
随机存储器的存储单元可以分为静态随机存储器（SRAM）和动态随机存储器（DRAM）两种。
静态随机存储器（SRAM）由触发器组成，每个存储单元由6个触发器构成，能够稳定地存储数据。
它的读写速度较快，但芯片密度较低，价格较高。
动态随机存储器（DRAM）利用电容器存储数据，需要定期刷新来保持数据的有效性。
相较于SRAM，DRAM的芯片密度较高，价格也较低，但读写速度较慢。
2. 只读存储器（ROM）只读存储器是一种只能读取数据而不能写入数据的存储设备。
它通常用于存储不会改变的程序代码和固定数据。
只读存储器的存储单元由硅片上的门电路组成，数据在制造过程中被写入，不可修改。
二、寄存器的组成与工作原理寄存器是一种用于暂存和处理数据的高速存储设备。
它位于计算机的中央处理器内部，是一组用于存储指令、地址和数据的二进制单元。
寄存器的组成与存储器相比较小，但速度更快。
它由多个存储单元组成，每个存储单元能够存储一个或多个二进制位。
寄存器的位数决定了其可以存储的数据量大小。
寄存器在计算机中发挥着重要的作用，它可以用于暂存指令和数据，提高计算机的运行效率。
它还可以用于存储地址，使得计算机能够正确地访问存储器中的数据。
寄存器具有多种类型，常见的有通用寄存器、程序计数器、指令寄存器等。
通用寄存器用于存储临时数据，程序计数器用于存储下一条要执行的指令地址，指令寄存器用于存储当前正在执行的指令。
第6章 存储器层次结构
n局部性原理★n存储器层次结构☆n高速缓存存储器☆n到目前为止的计算机模型中，我们假设计算机的存储器系统是一个线性的字节数组，而CPU能够在一个常数时间内访问每个存储器位置。
但它没有反映现代系统实际的工作方式。
n实际上，存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。
n如果你的程序需要的数据是存储在CPU寄存器中，那在指令的执行期间，在零个周期内就能访问到它们；如果存储在高速缓存中，需要1~30个周期；如存储在主存中，需要50~200个周期；如存储在磁盘上，需要大约几千万个周期n作为一个程序员，需要理解存储器层次结构，它对应用程序的性能有着巨大的影响，这是因为计算机程序的一个称为局部性的基本属性引起的。
•不同矩阵乘法核心程序执行相同数量的算术操作，但有不同程度局部性，它们运行时间可以相差20倍•本章将介绍基本的存储技术、局部性、高速缓冲存储器等内容。
n局部性原理★n存储器层次结构☆n高速缓存存储器☆•RAM(随机访问存储器，Random-Access Memory )–静态RAM (SRAM)•每个cell使用6个晶体管电路存储一个位•只要有电，就会无限期地保存它的值•相对来说，对电子噪声等干扰不敏感•比DRAM更快、更贵–动态RAM (DRAM)•每个cell使用1个电容和1个访问晶体管电路存储一个位•每隔10-100 ms必须刷新值•对干扰敏感•比SRAM慢，便宜ü拍、太、吉、兆、千、毫、微、纳(毫微)、皮(微微)、飞(毫微微)•传统DRAM芯片–所有cell被组织为d个supercell，每个supercell包含了w个cell，一个d×w的DRAM总共存储了dw位信息。
supercell被组织成r行c 列的矩阵，即rc=d。
•步骤1(a): Row access strobe (RAS)选择row 2•步骤1(b): 从DRAM阵列中拷贝Row 2到行缓冲区•步骤2(a): Column access strobe (CAS)选择column 1。
存储器结构和地址空间
MOVC A，@A＋PC；以PC为基址寄存器，A为偏址数据， 相加后的数作为地址，取出该地址单元的内容送累加器A。表 格只能放在0－255字节范围之内。称短查表指令。
1.3 数据存储器
片内外统一编址，最大寻址范围64KB。 （2）程序存储器特定的复位入口地址
MCS-51单片机复位/中断入口地址
入口地址
名称
0000H
程序计数器PC地址
0003H
外部中断INT0入口地址
000BH
定时、器T0溢出中断入口地址
0013H
外部中断INT1入口地址
001BH
定时/计数器T1溢出中断入口地址
0023H
片外用MOVX指令 片内128B/256B， 片外2KB－64KB
DRAM/SRAM/EEPROM(FLASH)
片外RAM并行总线/I2C总线
1.2 程序存储器（Program memory--Read only memory） 一．特点：
（1）ROM类型有：掩膜ROM、EPROM、E2 PROM、 FLASH ROM、OTPROM。分成片内和片外两部分，由EA 引脚接高（内）或接地（外）决定。
MOV SP, #60H；将栈底设在60H单元。 位地址：00H－7FH共128位 软件置位STEB bit，清零CLR bit 例：
SETB 08H；置位21H字节单元的D0位 CLR 22H ；将24H字节单元的D2位清0
随机
直接与A进行传送、运算、转移等操作
片内RAM中可位寻址区的字节地址与位地址对应关系
对于程序存储器查表，用MOVC指令寻址； 对片内RAM传送数据用MOV指令寻址； 对片外RAM读、写用MOVX指令寻址。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章存储器结构4．3 存储器容量扩展微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。
由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。
一、存储器字扩展*字扩展是沿存储字向扩展，而存储字的位数不变。
*字扩展时，将多个芯片的所有地址输入端、数据端、读／写控制线分别并联在一起，而各自的片选信号线则单独处理。
*4块内存芯片的空间分配为：第一片，0000H-3FFFH第二片，4000H-7FFFH第三片，8000H-BFFFH第四片，C000H-FFFFH二、存储器位扩展*存储器位扩展是沿存储字的位向扩展，而存储器的字数与芯片的字数相同。
*位扩展时将多个芯片的所有地址输入端都连接在一起；而数据端则是各自独立与数据总线连接，每片表示一位*片选信号线则同时选中多块芯片，这些被选中的芯片组成了一个完整的存储字。
三、存储器位字扩展*存储器需要按位向和字向同时扩展，称存储器位字扩展*对于容量为 M×N 位的存储器，若使用 L×K 位的存储芯片，那么，这个存储器所需的芯片数量为：(M/L)×(N/K) 块。
P160图4-3-3表示了一个用2114芯片构成的4KB存储器。
如下图：*2114芯片是1K×4R 芯片*用2块2114芯片构成1组（1K×4×2=1K×8）*再有4组构成4K×8（1K×8×4）位的存储器*共计需用8块2114芯片这4个组的选择：*使用A0和A11作地址线：经译码后选择4个分组*使用A0～A9作为组内的寻址信号*数据总线为D0～D7◆存储器容量的扩展方法总结：字扩展（将多个芯片的所有地址输入端、数据端、读/写控制线分别都连接在一起，选片信号单独处理）位扩展（数据线独立处理，选片信号选中多块芯片）字位扩展（分组，每组又有多个芯片），见（PAGE 161）4．4 CPU与主存的连接一、存储总线*存储总线是指存储体与CPU及其他部件相联系的数据总线、地址总线和控制总线。
1．数据总线：*一般，存储器按字节（8个二进制位）为单位进行编址的，（即CPU一次存取的单位至少是一个字节）。
如8088使用一个存储体，外部数据总线为8位。
见P162图4-4-1（a）所示。
*CPU为16位数据总线，需用二个存储体。
外部数据总线为16位。
（CPU一次存取的单位是二个字节）。
如80X86（实模式）使用20根地址线，形成1MB寻址空间。
将存储体分成两个512KB，（偶地址存储体和奇地址存储体）组成512KB×16位的存储器。
见P162图4-4-1（b）所示。
图4-4-1（a）图4-4-1（b）*两个存储体使用时：地址线A0作为偶地址存储体的片选信号CS，当A0=0时，该存储体被选中。
BHE作为奇地址存储体的片选信号，A0和BHE同时有效（为0）时，两个存储体同时被选中，两个字节同时传送。
即一次传送16位。
*在进行16位传送时：如低8位在偶地址存储体中，高8位在奇地址存储体中，用一个总线周期就可完成；如高8位在偶地址存储体中，低8位在奇地址存储体中，则要用二个总线周期就可完成。
（在P438086存储器组织中内存存储器内字的编址也要求从偶地址开始…）*80386、80486的数据总线为32位，由4个存储体组成。
分别由BE0～BE3字节选通信号来选择4个存储体。
2.地址总线（介绍74LS138译码器，地址总线与容量的关系）(1)存储器容量扩展*存储器容量与地址总线的位数有关。
而存储器芯片的容量是有限的，不可能用一个芯片构成大容量的存储器，一般存储器的构成，需要几片或几十片。
P163图表4-4-1列出了存储容量与地址线位数的关系如下：*在选择存储器芯片时，首先应该尽可能地选用存储器容量相同的芯片，并将芯片的地址线与地址总线的低位地址对应连接。
*为满足容量上的要求，还要采用译码电路将剩下的地址线作为译码器的输入信号，产生不同存储体或存储器的选通信号。
(2)74LSl38 译码器*微机中常用74LSl38译码器对地址进行译码，来形成对存储器的选择或允许信号(如片选信号CS)。
*该器件是个3输入端、8输出端，故被称为3-8译码器。
控制输入端三个：G1、G2A、G2B地址输入端三个：A、B、C 组合成八种输出控制信号。
每种组合对应一个输出，共8个八种输出控制信号：Y0～Y7见（b）列出的真值表(3)CPU时序和存储器的存取速度之间的配合*CPU与存储器之间的存取操作是按固定的时序进行的*固定时序是作为对存取速度的要求*在存储器确定的情况下，如CPU在存储器读写总线的时间小于所选取芯片所规定的存取时间，则要设计一个插入等待周期Tw的电路，使CPU时序能与存储器存取速度匹配。
3.控制信号（主要是对存储器的读写信号）*在8086系统的最小模式下，RD、WR信号是由CPU直接提供的。
*在最大模式下，MRDC、MWTC片选信号是由8288总线控制器给出的二、种常用存储器芯片（介绍芯片的内部结构和引脚功能）1）Intel2114SRAM该存储芯片是1Kx4位(即1024字单元，每字4位)，采用三态控制，4位共用数据输入／输出端。
P164图4-4-3RAM2114内部结构框图图4-4-3RAM2114逻辑引脚框图*行向有64行即64条行线，用行地址线A3～A8经译码驱动去选择列向有64列，每列有2根线（兼数据线）；列向分16组，4列/组，用列地址线A0、A1、A2、A9选中某4个单元（即一个字单元）。
1字节的存储体要二块，2字节的存储体要四块。
*数据端I/O1～I/O2是双向三态输入输出端，受CS（片选命令）和WE（读/写命令）控制=0写；=1读（在I/O电路选择下）=（+5V）工作*VCC三、CPU与存储器的连接a.CPU与SRAM和EPROM连接（静态RAM）介绍见P168图4-4-1★CPU与EPROM、SRAM的连接4块芯片的存储空间分配：*EPROM和RAM采用16×8位组成。
*直接与CPU连接，CPU存储控制信号为MREO、RD、WE。
*CPU数据总线是双向总线；其中：A13～A0为地址总线与存储芯片地址线A13～A0相连A15、A14经译码（2：4）后在MREQ控制下输出CS0～CS3（片选）分别选中四个存储芯片。
*EPROM的存储控制端是：CE（片选取）和OE（数据输出端）*RAM的存储控制端是：CS（片选取）和WR（读写控制端）2．CPU与位片式DRAM的连接(动态RAM)*DRAM采用地址码分行地址和列地址两批送入存储器中锁存（即地址复用技术），并且需定时刷新，存储控制较为复杂，要用专用“存储控制器”进行控制。
如Intel8203存储控制器1）Intel8203存储控制器结构图见图4-4-12（p169）8203可工作在16K和64K两种模式，*在16K模式下可选四个存储体,每个体16K,用AH6-AH0，AL6-AL0共14根,输出OUT6-OUT0。
(7根)*在64K模式下可选2个存储体,每个体64K,用AH7-AH0，AL7-AL0共16根,输出OUT7-OUT0。
(8根)*PCS为片选信号，由B1，B0选择四个体中的任意一个。
2）8203在8088系统的应用（P 171）图4-4-14如下：在8088/8086系统中CPU通过Intel8203与DRAM（16K×1位2118，连接成64K×8位）的连接图8203工作在16K模式下，由32个2118芯片组成的存储器分配情况为：*共为4组,每组8片组成一个存储体（一个8位字），（2118DRAM芯片的容量是16K×l位）。
*每一片的地址线（A0～A6）、CAS、WE并联，*行选通信号RAS0～RAS3分别与每一组连接。
分组选通四组芯片之一。
*输入地址线只用其中AH6～AH0，AL6～AL0共14根，即24X210=214，对于16K位存储芯片来讲可找到其中任何一个存储位。
*由控制器输出的地址线用7根OUT6～UT0。
依次分时送出行地址和列地址。
（8088的输出线AD0～AD7是地址A0～A7与数据D0～D7复用线）*8282为地址锁存器。
当8088的ALE（地址锁存允许信号）有效时当前在地址/数据复用线上输出8088与存储器的连接方法（8203为16K模式）的是地址信号4．5 80X86与存储器的连接一、8086存储器P172图4-5-11．8086的总线信号与存储器的连接。
将存储器分成偶数地址和奇数地址的两个存储体（各512KB）：*偶数地址存储体的数据线与数据总线D7～D0相连，*奇数地址存储体的数据线与数据总线D15～D8相连。
*地址总线使用A19～A1。
A0作为偶数地址存储体的锁存允许信号。
A0和BHE分别作为偶地址存储体和奇地址存储体的选通信号，可分别存取低8位或高8位的数据。
一、80386与80486存储器（见图4-5-3 连接方式。
）1．80386、80486存储器系统是由4个存储体构成的，每个存储体的空间为1GB。
2．选择存储体由BE3、BE2、BE1和BE0信号控制。
3．如果在一个总线周期中*完成的是32位数据存取，那么4个存储体都被同时选中；*完成的是16位数据存取，则选中2个存储体(通常使用BE3和BE2或BE1和BE0选中；*完成的是8位数据存取，那只有一个存储体被选中。
图4-5-2 32位微机存储器接口图4-5-3 32位存储体写选通信号*存储体的选择BE0～BE3信号由CPU直接提供。
2．A0、A1用来产生存储体的允许信号，不作地址译码使用3．每个存储体都要有一个写通信号（与80386SX一样）每个存储体的写选通信号，由MWTC和BE0～BE7一起产生。
如图4-5-3所示。
二、Pentium与Pentium Pro存储器（见图4-5-4 片选连接图，）1．它由8×8GB的存储体构成，均具有64位的数据总线。
因此，需要8个存储体，这与32位微机的存储系统很相似。
如Pentium Pro存储器，可以由8X8GB的存储体构成。
2．的地址线A3～A0被忽略。
BE7～BE0存储体允许信号与地址总线的A8～A15复用。
图4-5-4 Pentium存储体写选通信号1．在短时间掉电的场合,可使用电池作为备份电源。
是一种存储器保护技术2．工作原理：*正常情况下，由稳压电源对存储器供电。
备份电源的额定电压值低于Vcc时，二极管D1导通、D2截止。
*当掉电时，电容C开始放电，Vcc降低，当低于电池电压时，D2导通开始由电池供电。