数字电子技讲义术 第五章 时序逻辑电路课件
合集下载
数字电子技术之时序逻辑电路介绍课件
存储逻辑电路：具有记忆功能，输 出取决于当前输入和历史状态
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
时序逻辑电路的特点
STEP1
STEP2
STEP3
STEP4
存储功能：能够存储 输入信号的状态，并 在一定条件下输出相 应的信号
反馈机制：通过反馈 机制实现对输入信号 的响应和输出信号的 控制
定时功能：能够实现 对输入信号的定时控 制，并在一定条件下 输出相应的信号
设计思路：使用D 触发器构成计数器， 每个D触发器输出 连接到下一个D触 发器的输入
设计步骤：
确定触发器的个数 和类型
设计触发器的连接 方式
编写触发器的逻辑 方程
设计电路的仿真和 测试
设计结果：实现一 个4位二进制计数器， 能够正常计数并输 出正确的计数值
谢谢
设计原则
01
正确性：保证 电路的功能正 确，满足设计 要求
02
简洁性：尽量 减少电路的复 杂度，降低成 本
03
可靠性：保证 电路在各种情 况下都能正常 工作
04
灵活性：便于 修改和扩展， 适应不同的需 求
05
性能优化：提 高电路的速度、 功耗和面积等 性能指标
设计实例
设计要求：实现一 个4位二进制计数 器
04
状态图分析步骤：绘制状态图、分析状态转换、确定输出信号
05
状态图分析优点：直观、易于理解和分析复杂电路
状态表分析法
状态表：描 述时序逻辑 电路状态的 表格
状态转换： 状态表列出 了电路在各 种输入条件 下的状态转 换关系
状态方程： 描述状态转 换关系的数 学方程
状态图：用 图形方式表 示状态转换 关系的方法
组合逻辑电路与时序 逻辑电路的区别：组 合逻辑电路只对当前 的输入信号进行响应， 而时序逻辑电路对过 去的输入信号和当前 的输入信号进行响应。
数字电子技术基础第5章 时序逻辑电路
（5）根据状态转换表可以绘出状态转换图或时序图。 （6）据上述分析步骤，用文字描述时序电路的逻辑功能。
5.2 基于触发器的时序电路分析
5.2.2 同步时序电路的分析举例
1.摩尔型同步时序电路的分析
例5.2.1试分析图5.2.1所示时序电路的逻辑功能，并说明 电路性质（同步或异步、摩尔或米莱、能否自启动）。
5.3 基于触发器的时序电路设计
2.米莱型同步时序电路的设计
例5.3.5请按图5.3.9提供的原始状态转换图设计一个具有自启动 功能的米莱型同步时序电路。
解：（1）分析题目要求。图5.3.9例5.3.5原始状态转换图当输入 信号X=0 时，触发器状态从00、01到10，再返回00状态，此时F0=1输出 为高电平，被认为是进位输出。当输入信号X=1 时，触发器状态从00、 01、10到11，再返回00状态，此时F1=1输出为高电平，被认为是另一进 位输出。
第5章 时序逻辑电路
5.1 时序电路的基本概念 5.2 基于触发器的时序电路分析 5.3 基于触发器的时序电路设计 5.4 集成寄存器和移位寄存器 5.5 集成计数器
5.6基于MSI时序电路的分析和设计
5.1 时序电路的基本概念
5.1.1 时序电路的结构及逻辑方程
图5.1.1所示框图是时序电 路的基本结构，由组合电路和 存储电路两部分组成。图5.1.1 时序逻辑电路结构从图的整体 上看，组合电路部分的功能是 进行逻辑运算和算术运算，存 储电路部分是由触发器或锁存 器“组”构成，起到记忆运算 功能。
（4）观察图5.2.7，当X=1时,触发器输出状态按 照00 →01 →10 →10变化,每经过3个或3个以上时 钟脉冲的上升沿，电路就停在10状态，同时在输出F 产生1个高电平。当X=0时,不论电路处于什么状态， 时钟脉冲边沿作用后，返回到00状态，输出F=0。
5.2 基于触发器的时序电路分析
5.2.2 同步时序电路的分析举例
1.摩尔型同步时序电路的分析
例5.2.1试分析图5.2.1所示时序电路的逻辑功能，并说明 电路性质（同步或异步、摩尔或米莱、能否自启动）。
5.3 基于触发器的时序电路设计
2.米莱型同步时序电路的设计
例5.3.5请按图5.3.9提供的原始状态转换图设计一个具有自启动 功能的米莱型同步时序电路。
解：（1）分析题目要求。图5.3.9例5.3.5原始状态转换图当输入 信号X=0 时，触发器状态从00、01到10，再返回00状态，此时F0=1输出 为高电平，被认为是进位输出。当输入信号X=1 时，触发器状态从00、 01、10到11，再返回00状态，此时F1=1输出为高电平，被认为是另一进 位输出。
第5章 时序逻辑电路
5.1 时序电路的基本概念 5.2 基于触发器的时序电路分析 5.3 基于触发器的时序电路设计 5.4 集成寄存器和移位寄存器 5.5 集成计数器
5.6基于MSI时序电路的分析和设计
5.1 时序电路的基本概念
5.1.1 时序电路的结构及逻辑方程
图5.1.1所示框图是时序电 路的基本结构，由组合电路和 存储电路两部分组成。图5.1.1 时序逻辑电路结构从图的整体 上看，组合电路部分的功能是 进行逻辑运算和算术运算，存 储电路部分是由触发器或锁存 器“组”构成，起到记忆运算 功能。
（4）观察图5.2.7，当X=1时,触发器输出状态按 照00 →01 →10 →10变化,每经过3个或3个以上时 钟脉冲的上升沿，电路就停在10状态，同时在输出F 产生1个高电平。当X=0时,不论电路处于什么状态， 时钟脉冲边沿作用后，返回到00状态，输出F=0。
第五章时序逻辑电路新优秀课件
Q1n Q0n
Q1n1Q0n1/Y
A=0
A=1
00 00/0 10/0
0 1 0 0/ 1 0 1 / 0 10 00/1 11/0
1 1 0 0/ 1 0 1 / 0
13
Q1Q0 A/Y
0/0
1/0
0/1
00
01
1/0 0/1
1/0
10
0/1 1/0
11
（四） 时序图
状态表
根据状态表画出波形图
Q1n
13
一、时序逻辑电路的结构及特点
结构特征: *电路由组合电路和存储电路组成。
13
*电路存在反馈。
一、时序逻辑电路的结构及特点
信号之间的逻辑关系：
输出方程：Z＝f1பைடு நூலகம்X，Qn)
表达输出信号与输入信号、状态变量的关系式
激励方程: D＝f2(X，Qn)
表达了激励信号与输入信号、状态变量的关系式
状态方程: Qn+1＝f3(D，Qn)
2．写出各触发器的时钟方程。
3．写出时序逻辑电路的输出方程。
4．写出各触发器的驱动方程。
5．将各触发器的驱动方程代入其特性方程，求得各触发器的次 态方程，也就是时序逻辑电路的状态方程。
6．根据状态方程得到该时序逻辑电路的状态表。
7．根据状态表得到该时序逻辑电路的状态图。
8．在给定的输入信号作用下得到该时序逻辑电路的时序图。
13
教学基本要求
1、熟练掌握时序逻辑电路的描述方式及其 相互转换。 2、熟练掌握时序逻辑电路的分析方法 3、熟练掌握时序逻辑电路的设计方法 4、熟练掌握典型时序逻辑电路计数器、寄存 器、移位寄存器的逻辑功能及其应用。
13
数字逻辑与数字系统之时序逻辑电路【可编辑PPT】
5.2.1 寄存器 一. 寄存器 1. 寄存器的定义 — 能够暂存数据的部件。
寄存器的功能 — 接收、存放、传送数据。 寄存器的组成 — 触发器及门电路。 说明：对寄存器中的触发器只要求它具有置1、
置0的功能即可，因而无论用何种类型的 触发器都可组成触发器。
2. 寄存器的种类 1）并行输入寄存器
输入数据可同时送入寄存器内。
3）功能 这是一种功能较齐全的移位
寄存器，具有清零、左移、右移、 并行加载、保持五种功能。
保— 持 Q0n1Q1n1Q2n1Q3n1Q0nQ1nQ2nQ3n
并行— 加 Q0n载 1Q1n1Q2n1Q3n1D0D1D2D3
4）用74194实现左移、右移及
并行加载。
右移串出
数据
Q0 DIR
DIL
Q1 Q2 Q3S1 74LS194 S0
1/0 0/0
并每当转换为10状态（最大数）时，输出Z=1。
10
图5.2.5 例5.2.1完整的状态图
当X=1时，按照减1规律从10→01→00→10循环变化， 并每当转换为00状态（最小数）时，输出Z=1。
所以该电路是一个可控的3进制计数器。
三、异步时序逻辑电路的分析举例
例5.2.2：试分析图5.2.7所示的时序逻辑电路
1K& R
FF2
Q 1J& C1 1K& R
Q1
FF1 Q 1J
C1 1K R
Q0
1 FF0
Q 1J C1 1K R
分析状态图可见：
CP计数脉冲 CR 清零脉冲
FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。
FF1 ： 当 Q0=1 时 ， 来 一 个 CP ， 向 相 反 的 状 态 翻 转 一 次 。 所 以 选
寄存器的功能 — 接收、存放、传送数据。 寄存器的组成 — 触发器及门电路。 说明：对寄存器中的触发器只要求它具有置1、
置0的功能即可，因而无论用何种类型的 触发器都可组成触发器。
2. 寄存器的种类 1）并行输入寄存器
输入数据可同时送入寄存器内。
3）功能 这是一种功能较齐全的移位
寄存器，具有清零、左移、右移、 并行加载、保持五种功能。
保— 持 Q0n1Q1n1Q2n1Q3n1Q0nQ1nQ2nQ3n
并行— 加 Q0n载 1Q1n1Q2n1Q3n1D0D1D2D3
4）用74194实现左移、右移及
并行加载。
右移串出
数据
Q0 DIR
DIL
Q1 Q2 Q3S1 74LS194 S0
1/0 0/0
并每当转换为10状态（最大数）时，输出Z=1。
10
图5.2.5 例5.2.1完整的状态图
当X=1时，按照减1规律从10→01→00→10循环变化， 并每当转换为00状态（最小数）时，输出Z=1。
所以该电路是一个可控的3进制计数器。
三、异步时序逻辑电路的分析举例
例5.2.2：试分析图5.2.7所示的时序逻辑电路
1K& R
FF2
Q 1J& C1 1K& R
Q1
FF1 Q 1J
C1 1K R
Q0
1 FF0
Q 1J C1 1K R
分析状态图可见：
CP计数脉冲 CR 清零脉冲
FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。
FF1 ： 当 Q0=1 时 ， 来 一 个 CP ， 向 相 反 的 状 态 翻 转 一 次 。 所 以 选
数电第五章时序逻辑电路2
3、进制 M 高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端,进位信号为Y=1.
例2 两片之间用非门连接的原理
74LS160是CP↑作用的计数器,若片间连接不用非门,则：
Q3
Q2
Q1
Q0
FF3
Q 1J& C1 1K R
∧ ∧ ∧ ∧
FF2
Q 1J C1 1K R
FF1
Q 1J C1 1K R
FF0
Q 1J C1 1K R
1 CP计数脉冲 CR清零脉冲
用前面介绍的异步时序逻辑电路分析方法对该电路进行分析： 〔1〕写出各逻辑方程式.
①时钟方程： CP0=CP 〔时钟脉冲源的下降沿触发.〕
RD D3 D2 D1 D0 CP
2、连接方式与特点 1〕同步CP方式.
C Q3 Q2 Q1 Q0 EP 1 LD 74LS160〔1〕ET RD D3 D2 D1 D0 CP
CP
2〕用低位的进位信号控制高位的功能转换端,
高位仅在 EP=ET=C1=1 的时间内计数.
3、进制 M
高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端,进位信号为Y=1.
5-3-4 计数器
计数器
同步
二进制 十进制 任意进制
异步
二进制 十进制 任意进制
加法,减法,可逆 加法,减法,可逆
加法计数器：随cp的输入,电路递增计数 减法计数器：随cp的输入,电路递减计数 可逆计数器：随cp的输入,电路可增可减计数
一、异步计数器
1. 异步二进制加法计数器
4位异步二进制加法计数器状态转换表
例2 两片之间用非门连接的原理
74LS160是CP↑作用的计数器,若片间连接不用非门,则：
Q3
Q2
Q1
Q0
FF3
Q 1J& C1 1K R
∧ ∧ ∧ ∧
FF2
Q 1J C1 1K R
FF1
Q 1J C1 1K R
FF0
Q 1J C1 1K R
1 CP计数脉冲 CR清零脉冲
用前面介绍的异步时序逻辑电路分析方法对该电路进行分析： 〔1〕写出各逻辑方程式.
①时钟方程： CP0=CP 〔时钟脉冲源的下降沿触发.〕
RD D3 D2 D1 D0 CP
2、连接方式与特点 1〕同步CP方式.
C Q3 Q2 Q1 Q0 EP 1 LD 74LS160〔1〕ET RD D3 D2 D1 D0 CP
CP
2〕用低位的进位信号控制高位的功能转换端,
高位仅在 EP=ET=C1=1 的时间内计数.
3、进制 M
高位、低位各自能输出10个稳定状态：M = 10×10 = 100 高位的C 端是此计数器的进位输出端,进位信号为Y=1.
5-3-4 计数器
计数器
同步
二进制 十进制 任意进制
异步
二进制 十进制 任意进制
加法,减法,可逆 加法,减法,可逆
加法计数器：随cp的输入,电路递增计数 减法计数器：随cp的输入,电路递减计数 可逆计数器：随cp的输入,电路可增可减计数
一、异步计数器
1. 异步二进制加法计数器
4位异步二进制加法计数器状态转换表
时序逻辑电路PPT课件
时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路， 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。
数字电子技术时序逻辑电路
PPT文档演模板
数字电子技术时序逻辑电路
PPT文档演模板
图5-3 4位寄存器74LS175的逻辑图
数字电子技术时序逻辑电路
2. 移位寄存器 移位寄存器不仅具有存储的功能，而且还有移位功能，可以 用于实现串、并行数据转换。如图5-4所示为4位移位寄存器 的逻辑图。
PPT文档演模板
数字电子技术时序逻辑电路
5.1.2 异步时序逻辑电路的分析方法
异步时序电路的分析步骤：
① 写时钟方程； ② 写驱动方程； ③ 写状态方程； ④ 写输出方程。
PPT文档演模板
数字电子技术时序逻辑电路
[例5-2]试分析图示时序逻辑电路的逻辑功能，列出状态转换 表，并画出状态转换图。
PPT文档演模板
数字电子技术时序逻辑电路
解：图5-7所示电路为1个异步摩尔型时序逻辑电路。 写时钟方程：
数字电子技术时序逻辑电路
PPT文档演模板
图5-5 同步二进制加法计数器的数时字电序子图技术时序逻辑电路
PPT文档演模板
图5-8 同步4位二进制加法计数器74LS16数1字的电逻子技辑术图时序逻辑电路
表5-1 同步4位二进制加法计数器74LS161的功能表
PPT文档演模板
数字电子技术时序逻辑电路
写驱动方程：
写状态方程：
PPT文档演模板
数字电子技术时序逻辑电路
列状态转换表：
PPT文档演模板
数字电子技术时序逻辑电路
画状态转换图：
PPT文档演模板
数字电子技术时序逻辑电路
5.2 若干常用的时序逻辑电路 5.2.1寄存器
1. 基本寄存器
PPT文档演模板
图5-2 双2位寄存器74LS75的逻辑图
(数字电子技术)第5章时序逻辑电路
寄存器
01
寄存器是时序逻辑电路中的存储 单元，用于存储二进制数据。
02
寄存器由多个触发器组成，可以 存储多位二进制数据。
寄存器在时钟信号的驱动下，将 输入数据存储到寄存器中，并在 下一个时钟周期将数据输出。
03
常见的寄存器有4位、8位、16位 等。
04
计数器
01
02
ห้องสมุดไป่ตู้03
04
计数器是时序逻辑电路 中的计数单元，用于对 时钟信号进行计数。
特点
时序逻辑电路具有存储功能，能够保 存之前的状态信息，并在输入发生变 化时更新状态。
时序逻辑电路的分类
同步时序电路
同步时序电路的各个触发器由同一时钟信号控制，在每个时钟周期内，触发器 的状态更新同时发生。
异步时序电路
异步时序电路的各个触发器由各自独立的时钟信号控制，触发器的状态更新不 同步。
时序逻辑电路的应用
详细描述
异步设计法与同步设计法不同，它不依赖于时钟信号的控制，电路的各个部分按照自己的状态进行操 作。这种方法具有较低的功耗和较高的性能，但设计难度较大，需要仔细考虑电路的状态和操作顺序 。
状态图设计法
总结词
状态图设计法是一种基于状态转移图的设计方法，通过状态转移图来描述电路的状态和状态之间的转移关系。
现资源共享，降低成本。
流水线设计
将时序逻辑电路划分为多个级 ，每一级都完成一定的功能， 以提高电路的工作频率。
状态压缩
通过减少状态变量的数量，降 低电路的复杂度，提高可靠性 和稳定性。
冗余设计
在关键路径上增加冗余的触发 器和逻辑门，以提高电路的可
靠性。
时序逻辑电路的可靠性设计
容错设计
电子教案数字电子技术第五章时序逻辑电路XX1
电子教案数字电子技术 第五章时序逻辑电路 XXX1
2020/11/28
电子教案数字电子技术第五章时序逻 辑电路XX1
5.1 时序逻辑电路的基本概念
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决 于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进 制减法计数器，Z是借位信号。
电子教案数字电子技术第五章时序逻 辑电路XX1
•5.3 计数器
•计数器——用以统计输入脉冲CP个数的电路 。 •计数器的分类： •（1）按计数进制可分为二进制计数器和非二 进制计数器。 •非二进制计数器中最典型的是十进制计数器。
电子教案数字电子技术第五章时序逻 辑电路XX1
（2）4位二进制同步可逆计数器74191
电子教案数字电子技术第五章时序逻 辑电路XX1
二、非二进制计数器
N进制计数器又称模N计数器。 • 当N=2n时，就是前面讨论的n位二进制计数器；
• 当N≠2n时，为非二进制计数器。非二进制计 数器中最常用的是十进制计数器。
电子教案数字电子技术第五章时序逻 辑电路XX1
•（5）画时序波形图。
•根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。
电子教案数字电子技术第五章时序逻 辑电路XX1
• （6）逻辑功能分析：
•0/0
• 该电路一共有3个状态00、01、10。 •00 •1/0 •01
• 当X=0时，按照加1规律 • 从00→01→10→00循环变化，
电子教案数字电子技术第五章时序逻 辑电路XX1
•输入 •X•1 •信号 •X•i
2020/11/28
电子教案数字电子技术第五章时序逻 辑电路XX1
5.1 时序逻辑电路的基本概念
一、 时序逻辑电路的结构及特点
时序逻辑电路——任何一个时刻的输出状态不仅取决 于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器） （2）具有反馈通道。
在时钟脉冲作用下，按照减1规律循环变化，所以是一个4进 制减法计数器，Z是借位信号。
电子教案数字电子技术第五章时序逻 辑电路XX1
•5.3 计数器
•计数器——用以统计输入脉冲CP个数的电路 。 •计数器的分类： •（1）按计数进制可分为二进制计数器和非二 进制计数器。 •非二进制计数器中最典型的是十进制计数器。
电子教案数字电子技术第五章时序逻 辑电路XX1
（2）4位二进制同步可逆计数器74191
电子教案数字电子技术第五章时序逻 辑电路XX1
二、非二进制计数器
N进制计数器又称模N计数器。 • 当N=2n时，就是前面讨论的n位二进制计数器；
• 当N≠2n时，为非二进制计数器。非二进制计 数器中最常用的是十进制计数器。
电子教案数字电子技术第五章时序逻 辑电路XX1
•（5）画时序波形图。
•根据状态表或状态图， 可画出在CP脉冲作用下电路的时序图。
电子教案数字电子技术第五章时序逻 辑电路XX1
• （6）逻辑功能分析：
•0/0
• 该电路一共有3个状态00、01、10。 •00 •1/0 •01
• 当X=0时，按照加1规律 • 从00→01→10→00循环变化，
电子教案数字电子技术第五章时序逻 辑电路XX1
•输入 •X•1 •信号 •X•i