第五章时序逻辑电路习题答案
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
数电-时序逻辑电路练习题(修改) (2)
第
22
页
数字电子技术 8、计数器工作时，对
第 5 章 时序逻辑电路 出现的个数进行计数。
填空题
参考答案
分析提示
时钟脉冲CP
计数器，在时钟脉冲CP作用下进行状态转换，并用不同的 状态反应时钟脉冲CP出现的个数。
第
23
页
数字电子技术
第 5 章 时序逻辑电路
填空题
9、构成一个2n 进制计数器，共需要
个触发器。
第 3 页
数字电子技术
第 5 章 时序逻辑电路
单项选择题
3、图示各逻辑电路中，为一位二进制计数器的是
Q Q
Q Q
(
)。
C1 1D
A
Q
CP
√
Q
C1 1D
B
CP
×
_
Q
_
Q 1J
C
C1 1J 1K CP
×
D
C1 1K 1 CP
×
分析提示
一位二进制计数器的状态方程为
Q n 1 Q
n
每作用1个时钟CP 信号，状态变化1次。 按各电路的连接方式，求出驱动方程 并代入特性方程 。
第 21 页
数字电子技术
第 5 章 时序逻辑电路
填空题
7、根据计数过程中，数字增、减规律的不同，计数器可分为
计数器、 计数器和可逆计数器三种类型。
参考答案 分析提示
加法
减法
加法计数器：在时钟脉冲CP作用下，计数器递增规律计数。 减法计数器：在时钟脉冲CP作用下，计数器递减规律计数。 可逆计数器：在时钟脉冲CP作用下，计数器可递减规律计数、 可递减规律计数。
第 19 页
数字电子技术
时序逻辑电路练习题及答案
第五章时序逻辑电路练习题及答案［］分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
图［解］驱动方程：丿广心=2, 状态方程：Q；J00" +型0 =型㊉G：厶=©=©, er = +Q-Q"=0 ㊉er ；、=Q、QJ 电Q；Q：l人=G0，K输出方程：Y = Q^由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。
电路可以自启动。
表[]试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A为输入逻辑变量。
>C1il1D|y >ci p-1CP1Q2 图[解] _驱动方程：D] = AQ2, D2 = AQ.Q 2状态方程：ft"1 = , 0广=4議=4（0；'+0"）由状态方程可得状态转换表，如表所示；由状态转换表町得状态转换图，如图所示。
电路的逻辑功能是:判断A是否连续输入四个和四个以上“1” 信号，是则Y=l,否则Y=0。
Q2Q1 A/Y 佗0Y0 0 00 10 0 0 1 1 00 0 1 0 1 100 1 10 011 0 0 1 11 1 1 1 1 00 1 1 00 10 1 0 10 00[] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。
r-0Q1 TF1^=>C1 IK O->C11KCP ［解］J严殛3, K严1；J2=Q lt K严玆;=巫・g ；er1 = ae2+me2;丿3 = Q1Q29位=Q2 Qr=Q.QA^QAY= O2O3电路的状态转换图如图所示，电路能够自启动。
Q3Q2Q1 /Y表[] 分析图给岀的时序电路，画岀电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。
A 为输入变量。
数字电子技术课后习题答案
❖ 3.21 用8选1数据选择器74151设计一个组合 逻辑电路。该电路有3三个输入逻辑变量A、B、 C和一个工作状态控制变量M。当M＝0时电路 实现“意见一致”功能（ A、B、C状态一致 时输出为1，否则输出为0），而M＝1时电路 实现“多数表决”功能，即输出与A、B、C中 多数的状态一致。
数字电子技术作业
第一章数字逻辑基础 第二章逻辑门电路 第三章组合逻辑电路 第四章触发器 第五章时序逻辑电路 第六章脉冲波形的产生与整形 第七章半导体存储器 第八章可编程逻辑器件 第九章数/模和模/数转换器
1.12 写出下图所示各逻辑图的输出函数表达式，列 出它们的真值表。
F1 F4
F2
F3
解： F1 AB F2 A B F3 BC
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
Y CBA CB CA CBACB CA
数电第五章习题答案 .doc
自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？解答：从功能上看，时序电路任何时刻的稳态输出不仅和该时刻的输入相关，而且还决定于该时刻电路的状态，从电路结构上讲，时序电路一定含有记忆和表示电路状态的存储器。
而组合电路任何时刻的稳态输出只决定于该时刻各个输入信号的取值，由常用门电路组成则是其电路结构的特点。
在同步时序电路中，各个触发器的时钟信号是相同的，都是输入CP 脉冲，异步时序电路则不同，其中有的触发器的时钟信号是输入cp 脉冲，有的则是其他触发器的输出，前者触发器的状态更新时同步的，后者触发器状态更新有先有后，是异步的。
5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。
图T5.2解:（1）写方程式 驱动方程 nQ K J 200==n Q K J 011==n n Q Q J 012=， n Q K 22=输出方程：nQ Y 2= （2） 求状态方程nn n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 02020202000010+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01011010111111+=+=+=+ n n n n n n n n n n n Q Q Q Q Q Q Q Q Q K Q J Q 01222201222212=+=+=+（3）画状态图和时序图 状态图如下图所示：101时序图如下图所示：CP Q 0Q 1Q 25.3 试用边沿JK 触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。
解：（1）状态图如下图：（2）求状态方程、输出方程CQ Q Q n n n /101112+++的卡诺图如下图所示：输出方程为nn Q Q C 12=状态方程：n n n n n Q Q Q Q Q 120112+=+ n n n n n n Q Q Q Q Q Q 0120111+=+ n n n n n Q Q Q Q Q 120110+=+驱动方程：n n n n n n n n n n n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 0122120121220112)(++=++=+n n n n n n Q Q Q Q Q Q 1021011+=+n n n n n Q Q Q Q Q 0012101)(++=+与JK 触发器的特性方程 比较，可以得到驱动方程 n n Q Q J 012= 、 n Q K 12=n Q J 01= 、n n Q Q K 021=n n n n Q Q Q Q J 12120=+= 10=K（4） 无效状态转换情况 111/1000 能自启动（5） 逻辑图如下图所示：5.4 画出用时钟脉冲上升沿触发的边沿D 触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。
时序逻辑电路例题分析
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章 时序逻辑电路设计例题
(1) 根据任务要求，确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态，称为六进制同步计数器。当对第6个脉
冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。
8.自启动问题
如果无效状态构成循环，则一旦受到干扰，使得电路进入无效 状态，则电路就没有可能再回到有效状态，即不能在正常工作， 必须重起系统才能正常工作，此类电路不能自启动。
4.画出逻辑图：
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动： 11 00
此电路能够自启动
例3 设计一个串行数据检测电路，当连续输入3个或3个以上1时， 电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。
数电-带答案
第一章 逻辑代数基础 例题1.与(10000111)BCD 相等的十进制数是87， 二进制数是1010111 十六进制数是57，2.AB+CD=0（约束项）求 的最简与或表达式。
解：D C A C B A Z +=，见图1-1， 得3.若F(A,B,C,D)=∑m(0,1,2,3,4,7,15）的函数可化简为： 则可能存在的约束项为（ 3 ）。
见图1-21．逻辑函数式Y A B C D =++（）的反演式为 D C B A + 2. 在下列不同进制的数中，数值最大的数是（ D ）1051A.（） .101010B 2（） 163E C.（） D.（01011001）8421BCD 码 3、用卡诺图化简下式为最简与或式。
D C B A ++ Y(A,B,C,D)= ∑m(0,2,4,5,6,8,9)+ ∑d(10,11,12,13,14,15) 4.已知F ABC CD =+选出下列可以肯定使F=0的情况（ D )A. A=0，BC=1B. B=C=1C. D=0，C=1D. BC=1，D=1 5、是8421BCD 码的是（ B ）。
A 、1010 B C 、1100 D 、11016、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。
A 、5B 、6C 、8D 、437、逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）。
A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)Z A BC A B AC D =++Z Z AC AC =+()B C D C D ++1..2..3..4..AC A DA C AB A D A B A B B C++++8、用代数法化简下式为最简与或式。
A+CC B BC C B A BCD A A F ++++=判断题1.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。
同步时序逻辑电路的习题 数字逻辑
* 异步二进制计数器
也用 3 个 JK 触发器实现，CR 为清零端，电路图如下所示（3 个 JK 触发器的输入端均
悬空）
Q2
Q1
Q0
•
•
IK
IJ
IK
IJ
•
CR
•
• •
IK
IJ
Cp
•
悬空
驱动方程同上（略） 输出波形如下所示（对比同步计数器，看看异同）
Cp
Q0 Q1 Q2
111
110
101
100
011
输入 x / 输出 Z
0/0 00
1/0
1/0 01
状态 y2y1
0/1 0/0
1/0 0/0
1/0
11
10
2、分析下图所示的逻辑电路，说明该电路的功能。
y3
• y2
IK
IJ
Cp
••
&
IK
IJ
• ••
。
&
。y1
y1
IK
IJ
“1”
。•
1
x
3、分析下图所示的逻辑电路，设电路初始状态为“00”，输入序列为 x=10011110110，作出 输出响应序列，并说明电路功能。
D. 触发器一定更少
4、同步时序电路设计中，状态编码采用相邻编码法的目的是（ D ）。
A. 减少电路中的触发器
B. 提高电路速度
C. 提高电路可靠性
D. 减少电路中的逻辑门
**判断题
1、同步时序逻辑电路中的存储元件可以是任意类型的触发器。
（ ×）
2、若某同步时序逻辑电路可设计成 Mealy 型或者 Moore 型，则采用 Mealy 型电路比采用 Moore
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第五章时序逻辑电路习题答案[题5.1]
电路能自启动。
状态转换图如图A5.1.
[题5.2]
[解]
电路的状态转换图如图A5. 2 。
[题5.3]
[解]
电路的状态转换图如图A5. 3。
电路能自启动。
[题5.4]
[解]
电路状态转换图如图A5.4。
A =0时作二进制加法计数，A =1时作二进制减法计数。
[题5.5]
[解]
状态转换图如图A5. 5。
电路能自启动。
[题5.6]
[解] 见图A5. 6 。
[题5.7]
[解] 经过4个时钟信号作用以后，两个寄存器里的数据分别为A3A2A1A o=1100,B3B2B1B o = 0000。
这是一个4位串行加法器电路。
CI的初始值设为0.
[题5.8]
[解]图P5. 8电路为七进制计数器。
[题5.9]
[解] 电路的状态转换图如图A5. 9。
这是一个十进制计数器。
[题5.10]
[解] 见图A5. l0.
[题5.11]
[解] M=1时为六进制计数器，M=0时为八进制计数器。
[题5.12]
[解] A=1时为十二进制计数器，A=0时为十进制计数器。
[题5.13]
[解] 见图A5. 13
[题5.14]
[解] 这是一个七进制计数器。
电路的状态转换图如图A5. 14所示。
其中Q3Q2Q1Q0的0110,0111,1110,1111 4个状态为过渡状态。
[题5.15]
[解] 第(1)级74LS161接成了七进制计数器，第(2)级74LS161接成了九进制计数器，两级串接成7*9=63进制计数器。
故Y的频率与CP的频率之比为1:63。
[题5.16]
[解] 第(1)片74160接成十进制计数器，第(2)片74160接成了三进制计数器。
第(1)片到第(2)片之间为十进制，两片串接组成71-90的二十进制计数器。
[题5.17]
[解] 在出现信号以前，两片74LS161均按十六进制计数。
即第(1)片到第(2)片为十六进制。
当第(1)片计为2，第(2)片计为5时产生信号，总的进制为5*16+2+1=83故为八十三进制计数器。
计数范围0000000—1010010（为八十三进制）
[题5.18]
[解] 见图A5. 18
[题5.19]
[解] 电路接法可如图A5. 19所示。
计数器由六片74160组成。
第(1),(2)两片接成六十进制的“秒计数器”，第(1)片为十进制，第(2)片为六进制。
第(3),(4)片接成六十进制的“分计数器”，接法与“秒计数器”相同。
第(5),(6)片用整体复位法接成二十四进制计数器，作为“时计数器”。
显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A 。
Y 3Y 2Y 1Y 0
.
再从图A5 . 20给出的74160的状态转换图可知，当A=0时74 LS147
的输出为
= 1110, 74160的数据输入端
D 3D 2D 1D 0 =0001，则状态转换顺序将如图中所示，即成为九进制计数器。
输出脉冲Y 的频率为CP 频率的1/9。
依次类推便可得到下表:
[题5.21]
[解]可用CP 0作为 信号。
因为在CP 上升沿使Q 3 Q 2Q 1Q 0 =0000以后，在这个CP 的低电平期间CP 0将给出一个负脉冲。
但由于74LS190的 0==0信号是异步置数信号，所以0000状态在计数过程中是作为暂态出现的。
如果为提高置数
的可靠性，并产生足够宽度的进位输出脉冲，可以增设由G1、G2组成的触发器，由端给出与CP脉冲的低电平等宽的= 0信号，并可由端给出进位输出脉冲。
由图A5.21(a)中74LS190减法计数时的状态转换图可知，若=0时置入Q3Q2Q1Q0=0100，则得到四进制减法计数器，输出进位信号与CP频率之比为1/4。
又由74LS147的功能表
(表 3.3.3)可知，为使74 LS 147的输出反相后为0100, 需接人低电平信号，故应接输人信号C。
依次类推即可得到下表:
于是得到如图A5. 21( b )的电路图。
[题5.22]
[解]
状态转换图如图A5.22，电路能自启动。
这是一个五进制计数器。
[题5.23]
[解] 用置数法将74LS161接成十二进制计数器，并把它的Q3Q2Q1Q0对应地接至74LS154的A3A2A1A0，在74LS154的
—P11 .
输出端就得到了12个等宽的顺序脉冲P
电路接法见图A5.23。
[题5.24]
[解] 可以用十进制计数器和8选1数据选择器组成这个序列信号发生器电路。
若将十进制计数器74160的输出状态Q3Q2Q1Q0作为8选1数据选择器的输人，则可得到数据选择器的输出Z与输人Q3Q2Q1Q0之间关系的真值表。
若取用8选1数据选择器74LS251(见图A5. 24 )，则它的输出逻辑式可写为
Y =D 0( )+D 1( )+D 2( )+D 3( )+D 4
( )+D 5( )+D 6( )+D 7(A 2A 1A 0 )
由真值表写出Z 的逻辑式，并化成与上式对应的形式则得到 令
A 2=Q 2,A 1=Q 1,A 0=Q 0,D 0=D 1=Q 3,D 2=D 4=Q 5=Q 7= ,D 3=D 6=0 则数据选择器的输出Y 即所求之Z 。
所得到的电路如图A5.24所示。
[题5.25]
[解] 因为输出为八个状态循环，所以用74LS161的低三位作为八进制计数器。
若以R,Y,G 分别表示红、黄、绿三个输出，则可得计数器输出状态Q 2Q 1Q 0与R,Y ,G 关系的真值表
:
选两片双4选1数据选择器74 LS 153作通用函数发生器使用，产生R,Y,G.
由真值表写出R,Y,G的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式
电路图如图A5 . 25 。
[题5.26]
[解] 按照表P5. 26中给出的计数顺序，得到图A5.26(a)所示
的的卡诺图。
从卡诺图写出状态方程，经化简后得到
=
从以上各式得到
进位输出信号为
得到的逻辑图如图A5.26(b)所示。
[题5.27]
[解]若取计数器的状态循环如表A5. 27所示，则即可得到如图A5. 27( a)所示的次态卡诺图。
由卡诺图得到四个触发器的状态方程分别为
输出方程为C=Q3Q1
由于D触发器的Q n+1=D，于是得到图A5.27(b)的电路图。
电路的状态转换图如图A5.27(c)，可见电路能够自启动。
若采用D触发器，则根据Q n+1=D，即得到
[题5.29]
[解]以A=1表示投人1元硬币的信号，未投时A =0;以B=1表示投人5角硬币的信号，未投时B=0;以X=1表示给出邮
票，未给时X=0;以Y=1表示找钱，Y=0不找钱。
若未投币前状态为S0，投入5角后为S1，投人1元后为S2，投人1.5元以后为S3，则进人S3状态再投人5角硬币(B=1)时X=1，返回S0状态;如投人1元硬币，则X=Y=1，返回S0状态。
于是得到图A5 .29(a)的状态转换图.今以触发器Q1Q0的四个状态组合00,01,10,11分别表示S0S1S2S3,作Q1n+1Q0n+1 /XY的卡诺图，得到图A5.29(b)。
由卡诺图得出
若采用D触发器，则D1=Q1n+1,D0=Q0n+1得到的电路如图A5.29( c )所示。