第9章-时序逻辑电路-习题解答

第九章习题参考答案

9-1 对应于图

9-1a 逻辑图，若输入波形如图9-54所示，试分别画出原态为0和原态为1对应时刻得Q 和Q 波形。

图9-54 题9-1图

解 得到的波形如题9-1解图所示。

9-2 逻辑图如图9-55所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑真值表，说明它们是什么类型的触发器。

解 对于（a ）：由图可写出该触发器的输出与输入的逻辑关系式为：

⎪⎩⎪⎨

⎧+=+=Q

S Q Q

R Q D D （9-1） 原态为0：

原态为1： 题9-1解图

a ） b)

图9-55 题9-2图

下面按输入的不同组合，分析该触发器的逻辑功能。

(1) D R ＝1、D S ＝0

若触发器原状态为0，由式(9-1)可得Q ＝0、Q ＝1；若触发器原状态为l ，由式(9-1)同样可得Q ＝0、Q ＝1。即不论触发器原状态如何，只要D R ＝1、D S ＝0，触发器将置成0态。

(2) D R =0、D S ＝l

用同样分析可得知，无论触发器原状态是什么，新状态总为：Q ＝1、Q ＝0，即触 发器被置成1态。

(3) D R =D S ＝0

按类似分析可知，触发器将保持原状态不变。 (4) D R ＝D S ＝1

两个“与非”门的输出端Q 和Q 全为0，这破坏了触发器的逻辑关系，在两个输入 信号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何种状态。因此这种情况是不允许出现的。

逻辑真值表如表9-1所示，这是一类用或非门实现的基本RS 触发器，逻辑符号如题9-2（a ）的逻辑符号所示。

对于（b ）：此图与（a ）图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP ＝1时的功能与（a ）相同，真值表与表9-1相同；而在CP ＝0时相当于（a ）中（3）的情况，触发器保持原状态不变。逻辑符号见题9-2（b ）逻辑符号。这是一类同步RS 触发器。

D R

D S

Q 1 0 0 0 1 1 0

不变

表9-1 题9-2（a ）真值表

1 1

不定

9-3 同步RS触发器的原状态为1，R、S和CP端的输入波形如图9-56所示，试画出对应的Q和Q波形。

图9-56 题9-3图

解波形如题9-3解图所示。

题9-2（a）的逻辑符号题9-2（b）逻辑符号

题9-3解图

9-4 设触发器的原始状态为0，在图9-57所示的CP、J、K输入信号激励下，试分别画出TTL主从型JK触发器和CMOS JK触发器输出Q的波形。

图9-57 题9-4图

解波形如题9-4解图所示。（注意TTL型JK触发器是CP脉冲下降沿触发，而CMOS型JK 触发器是CP脉冲上升沿触发。）

图6－8 习题6－4图

TTL：

CMOS：

题9-4解图

9-5 设D 触发器原状态为0态，试画出在图9-58所示的CP 、D 输入波形激励下的输出波形。

图9-58 题9-5图

解 波形如题9-5解图所示。

9-6 已知时钟脉冲CP 的波形如图9-7所示，试分别画出图9-59中各触发器输出端Q 的波形。设它们的初始状态均为0。指出哪个具有计数功能。

a) b) c)

d) e) f) 图9-59 题9-6图

题9-5解图

解 图9-59（a ）～（d ）中没有与外电路相连接的J 、K 端，处于置空状态，相当于接高电平。

（a ）首先1=J ，1==Q K ，触发器在第一个CP 脉冲下降沿翻转，1=Q ，0=Q 。此后则有

1=

J ，0==Q K ，触发器保持高电平。

（b ）0==Q J ，1=K ，触发器保持0状态

（c ）1==K J ，触发器每来一个CP 脉冲，翻转一次。

（d ）1==Q J ，1=K ，第一个CP 脉冲使触发器翻转，1=Q ，0=Q ，此时有

0==Q J ，1=K ，第二个CP 脉冲使触发器回到初始状态。第三、四个脉冲又重复上

述过程。

（e ）1==Q D ，触发器在第一个CP 脉冲上升沿翻转，1=Q ，0=Q ，此时

0==Q D ，触发器在第二个脉冲回到初始状态，此后又将重复上述过程。

（f ）D ＝0，触发器始终保持0状态。

各触发器输出端Q 的波形如题9-6解图所示。由图可见，（c ）、（d ）、（e ）三个触发器具有计数功能。

9-7 分别说明图9-60所示的D→JK、D→T′触发器的转换逻辑是否正确。

（a ） （b ） （c ） （d ） （e ） （f ）

题9-6解图

CP

a) b)

图9-60 题9-7图

解 已知D 触发器的状态方程为D Q 1n =+，下面只需判断图中触发器输入端D 的逻辑表达式是否满足其所要转换的触发器的状态方程。

（a ） 在图9-60（a ）中，

n n n n n KQ JQ KQ JQ D Q +=•==+1

不满足JK 触发器的状态方程n n 1n Q K Q J Q +=+，所以这种转换逻辑不正确。

（b ） 在图9-60（b ）中，

n n Q D Q ==+1

满足T '触发器的状态方程为n 1n Q Q =+，所以这种转换逻辑是正确的。

9-8分别说明图9-61所示的JK→D、JK→RS 触发器的转换逻辑是否正确。

a) b)

图9-61 题9-8图

解 已知JK 触发器的状态方程为n n 1n Q K Q J Q +=+，下面只需判断图中触发器输入端J 、K 的逻辑表达式是否满足其所要转换的触发器的状态方程。

（a ）在图9-61（a ）中，

D J =，D K =

D Q Q D Q D Q D n n n n =+=+=+=+)(Q K Q J Q n n 1

n

满足D 触发器的状态方程D Q 1n =+，所以这种转换逻辑是正确的。

（b ）在图9-61（b ）中，

S J =，R S K =

n n n n n Q R S Q R S Q S Q R S Q S +=++=+=+=+)(Q K Q J Q n n 1n

满足RS 触发器的状态方程为n 1

n Q Q

R S +=+，所以这种转换逻辑是正确的。 9-9 在图9-62所示的逻辑电路中，试画出Q 1和Q 2端的波形，时钟脉冲的波形CP 如图9-7所示。如果时钟脉冲的频率是4000Hz ，那么Q 1和Q 2波形的频率各为多少？设初始状态Q 1=Q 2=0。