计组实验-存储器实验
计算机组成原理-单片存储器实验
实验二单片存储器实验课程名称：计算机组成原理实验日期：班级：姓名：山水不言学号：一、实验目的1.掌握存储器的连接，用法2.掌握存储器的读写操作二、实验原理图及步骤###------------CLOCK-----------NET "clk" LOC = Y9 | IOSTANDARD=LVCMOS33;#####-------------Zedboard Leds Output------------#NET "ld[0]" LOC = T22 | IOSTANDARD=LVCMOS33; #Zedboard LD0#NET "ld[1]" LOC = T21 | IOSTANDARD=LVCMOS33; #Zedboard LD1#NET "ld[2]" LOC = U22 | IOSTANDARD=LVCMOS33; #Zedboard LD2#NET "ld[3]" LOC = U21 | IOSTANDARD=LVCMOS33; #Zedboard LD3#NET "ld[4]" LOC = V22 | IOSTANDARD=LVCMOS33; #Zedboard LD4#NET "ld[5]" LOC = W22 | IOSTANDARD=LVCMOS33; #Zedboard LD5#NET "ld[6]" LOC = U19 | IOSTANDARD=LVCMOS33; #Zedboard LD6#NET "ld[7]" LOC = U14 | IOSTANDARD=LVCMOS33; #Zedboard LD7###-------------UMOD-BASIC Leds Output-----------NET "oout<0>" LOC = AB11 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED0 NET "oout<1>" LOC = Y11 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED1 NET "oout<2>" LOC = AB10 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED2 NET "oout<3>" LOC = AA11 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED3 NET "oout<4>" LOC = AB9 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED4 NET "oout<5>" LOC = Y10 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED5 NET "oout<6>" LOC = AA8 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED6 NET "oout<7>" LOC = AA9 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED7##NET "led<8>" LOC = T6 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED8 ##Connect to JC1#NET "led<9>" LOC = AB6 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED9 #NET "led<10>" LOC = R6 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED10 #NET "led<11>" LOC = AB7 | IOSTANDARD=LVCMOS33; #UMOD-BASIC LED11 #####-----------Zedboard Switches Input-----------NET "add[0]" LOC = F22 | IOSTANDARD=LVCMOS33; #Zedboard SW0NET "add[1]" LOC = G22 | IOSTANDARD=LVCMOS33; #Zedboard SW1NET "add[2]" LOC = H22 | IOSTANDARD=LVCMOS33; #Zedboard SW2NET "add[3]" LOC = F21 | IOSTANDARD=LVCMOS33; #Zedboard SW3NET "add[4]" LOC = H19 | IOSTANDARD=LVCMOS33; #Zedboard SW4NET "add[5]" LOC = H18 | IOSTANDARD=LVCMOS33; #Zedboard SW5NET "add[6]" LOC = H17 | IOSTANDARD=LVCMOS33; #Zedboard SW6NET "add[7]" LOC = M15 | IOSTANDARD=LVCMOS33; #Zedboard SW7####----------UMOD-BASIC Switches Input----------NET "inn[0]" LOC = V12 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT0 NET "inn[1]" LOC = W12 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT1 NET "inn[2]" LOC = W10 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT2 NET "inn[3]" LOC = W11 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT3 NET "inn[4]" LOC = V9 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT4 NET "inn[5]" LOC = V10 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT5 NET "inn[6]" LOC = V8 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT6 NET "inn[7]" LOC = W8 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT7##NET "clk" LOC = Y4 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT8 ##Connect to JC1NET "cs" LOC = T4 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT9NET "we" LOC = AA4 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT10NET "a" LOC = U4 | IOSTANDARD=LVCMOS33; #UMOD-BASIC SWT11####----------Zedboard Buttons Input----------#NET "BTNU" LOC = T18 | IOSTANDARD=LVCMOS33; #Zedboard BTNU#NET "BTND" LOC = R16 | IOSTANDARD=LVCMOS33; #Zedboard BTND#NET "BTNL" LOC = N15 | IOSTANDARD=LVCMOS33; #Zedboard BTNL#NET "BTNR" LOC = R18 | IOSTANDARD=LVCMOS33; #Zedboard BTNR#NET "BTNC" LOC = P16 | IOSTANDARD=LVCMOS33; #Zedboard BTNC####--------------END----------编译、下载实验功能验证三、实验体会在老师的指导和一次次地实验下，能够较为熟练的操控单片存储器来储存与输出数据，收获很大。
计算机组成原理存储器em实验
实验二存储器EM实验一、实验目的：了解模型机中程序存储器EM的工作原理及控制方法。
二、实验要求：利用COP2000实验仪上的K16..K23开关做为DBUS的数据，其它开关做为控制号，实现程序存储器EM的读写操作。
三、实验原理：存储器EM由一片6116RAM构成，通过一片74HC245与数据总线相连。
存储器EM的地址可选择由PC或MAR提供。
存储器EM的数据输出直接接到指令总线IBUS，指令总线IBUS的数据还可以来自一片74HC245。
当ICOE为0时，这片74HC245输出中断指令B8。
EM原理图连接线表连接信号孔接入孔作用有效电平1 J2座J3座将K23-K16接入DBUS[7:0]2 IREN K6 IR, uPC写允许低电平有效3 PCOE K5 PC输出地址低电平有效4 MAROE K4 MAR输出地址低电平有效5 MAREN K3 MAR写允许低电平有效6 EMEN K2 存储器与数据总线相连低电平有效7 EMRD K1 存储器读允许低电平有效8 EMWR K0 存储器写允许低电平有效9 PCCK CLOCK PC工作脉冲上升沿打入10 MARCK CLOCK MAR工作脉冲上升沿打入11 EMCK CLOCK 写脉冲上升沿打入12 IRCK CLOCK IR, uPC工作脉冲上升沿打入四、实验内容：内容1：PC/MAR输出地址选择置控制信号为：K5 (PCOE ) K4(MAROE)地址总线红色地址输出指示灯0 1 PC输出地址PC地址输出指示灯亮1 0 MAR输出地址MAR地址输出指示灯亮1 1 地址总线浮空0 0 错误, PC及MAR同时输出PC及MAR地址输出指示灯亮以下存贮器EM实验均由MAR提供地址内容2：存储器EM写实验1将地址0写入MAR2将11H写入EM[0]3将地址1写入MAR4将22H写入EM[1]内容3：存储器EM读实验1将地址0写入MAR2读EM[0]的内容3将地址1写入MAR4读EM[1]的内容内容4：存储器打入IR指令寄存器/uPC实验1将地址0写入MAR2读EM[0],打入IR3将地址1写入MAR4读EM[1],打入IR操作步骤：1．PC/MAR输出地址选择按照连接表连接好线路，要选择PC,则将K5(PCOE)置为0,K4(MAROE)置为1，则可选择PC，此时PC地址输出指示灯亮(红色灯亮)，同理要选择MAR,则将K5(PCOE)置为1,K4(MAROE)置为0，则可选择MAR，此时MAR地址输出指示灯亮(红色灯亮)。
《计算机组成原理》存储器读写实验报告
《计算机组成原理》实验报告实验名称：存储器读写实验班级：学号：姓名：一、实验目的1、掌握存储器的工作特征2、熟悉静态存储器的操作过程，验证存储器的读取方法二、实验设备1、YY—Z02计算机组成原理实验仪一台。
2、排线若干。
3、PC微机一台。
三、实验原理1.存储器是计算机的主要部件，用来保存程序和数据。
从工作方式上分类，其可分为易失性和非易失性存储器，易失性存储器中的数据在关电后将不复存在，非易失性存储器中的数据在关电后不会丢失。
易失性存储器又可分为动态存储器和静态存储器，动态存储器保存信息的时间只有2ms，工作时需要不断更新，既不断刷新数据；静态存储器只要不断电，信息是不会丢失的。
2.静态存储器芯片6116的逻辑功能：3.存储器实验单元电路：存储器实验单元电路控制信号逻辑功能表：4.存储器实验电路：存储器读写实验需三部分电路共同完成：存储器单元、地址寄存器单元和输入、输出单元。
存储器单元以6116芯片为中心构成，地址寄存器单元主要由一片74LS273组成，控制信号B-AR的作用是把总线上的数据送人地址寄存器，向存储器单元电路提供地址信息，输入、输出单元作用与以前相同。
四、实验结果记录(1)连线准备1.连接输入、输出实验的全部连线。
2.按实验逻辑原理图连接M-W、M-R两根信号低电平有效信号线。
3.连接A7—A0 8根地址线。
4.连接B-AR正脉冲有效信号线。
(2)记录结果（包含采集结果前的动作）地址写入数据读出数据结果说明01H 00100000 00100000 数据的写入与读取02H 00010011 00010011 数据的写入与读取03H 00100110 00100110 数据的写入与读取04H 10000001 10000001 数据的写入与读取05H 00000101 00000101 数据的写入与读取25H 不写存储器11110011 一个随机地址36H 00100001 00100001 数据的写入与读取0A0H 写总线悬空时的数据11111111 总线悬空时表示的数据是FFH，即写入的数据是11111111，所以读出结果为11111111。
计算机组成原理实验报告_存储器
课程 名称
计算机组成原理
成
绩
实验 名称
存储器
实验 日期
姓 名
班级
学号
专业
1、 实验目的及实验内容 （本次实验Байду номын сангаас涉及并要求掌握的知识；实验内容；必要的原理分 析）
实验目的： （1）了解存储器的功能。 （2）掌握数据的存储过程。 （3）熟悉存储器的组成和控制。
实验内容： （1）CPU共有16根地址线，8根数据线，并 用作访存控制信号（低电平有效），用 作读写控制信号（高电平为读，低电平 为写）。利用现有芯片设计符合以下要 求的存储器。 （2）将存储器与主机相连，并对扩展
内存单元写入读出数据，进行验证。 具体要求：
（1）存储芯片地址空间分配为：最大4K地 址空间为系统程序区，相邻的4K地址空 间为系统程序工作区，最小16K地址空
量；
间为用户程序区； （2）指出选用的存储芯片类型及数
（3）画出详细片选逻辑。
2、 实验环境及实验步骤 （本次实验所使用的器件、仪器设备等的情况；具体的实验步骤）
4、 实验结果总结 （对实验结果进行分析，完成思考题目，总结实验的新的体会，并 提出实验的改进意见）
实验器件： TEC-2扩展存储器，PC机，TEC-2实验台。
主存地址空间分配： 6000H～67FFH为系统程序区； 6800H～6BFFH为用户程序区。
实验步骤： 1.主存地址空间分配。 A15 … A11 … A7 …
… A0
2. 存储芯片选择。 3. 存储芯片的片选逻辑图。
3、 实验过程分析 （详细记录实验过程中发生的故障和问题，进行故障分析，说明故 障排除的过程及方法。根据具体实验，记录、整理相应的数据表 格、绘制曲线、波形等） 过程分析：
实验4存储器部件实验
北京林业大学11学年—12学年第 2 学期计算机组成原理实验任务书专业名称：计算机科学与技术实验学时： 2 课程名称：计算机组成原理任课教师：张海燕实验题目：实验四内存储器部件实验实验环境：TEC-XP+教学实验系统、PC机实验内容1．设计扩展8K字存储器容量的线路图，标明数据线、地址线和控制信号的连接关系。
2．扩展教学机的存储器空间，为扩展存储器选择一个地址，并注意读写等控制信号的正确状态。
3．用监控程序的D、E命令对存储器进行读写，比较RAM（6116）、EEPROM （58C65）在读写上的异同。
4．用监控程序的A命令编写一段程序，对RAM（6116）进行读写，用D命令查看结果是否正确。
5．用监控程序的A命令编写一段程序，对扩展存储器EEPROM（58C65）进行读写，用D命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行。
实验目的1．熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处。
2．理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。
3．了解如何通过读、写存储器的指令实现对58C65ROM芯片的读、写操作。
4．加深理解存储器部件在计算机整机系统中的作用。
实验要求1．实验之前认真预习，明确实验的目的和具体实验内容，做好实验之前的必要准备。
2．想好实验的操作步骤，明确通过实验到底可以学习哪些知识，想一想怎么样有意识地提高教学实验的真正效果；3．在教学实验过程中，要爱护教学实验设备，记录实验步骤中的数据和运算结果，仔细分析遇到的现象与问题，找出解决问题的办法，有意识地提高自己创新思维能力。
4．实验之后认真写出实验报告，重点在于预习时准备的内容，实验数据，运算结果的分析讨论，实验过程、遇到的现象和解决问题的办法，自己的收获体会，对改进教学实验安排的建议等。
善于总结和发现问题，写好实验报告是培养实际工作能力非常重要的一个环节，应给以足够的重视。
实验说明内存储器是计算机中存放正在运行中的程序和相关数据的部件。
计算机组成原理实验之运算器和存储器实验
实验一运算器实验一、实验目的：1．掌握运算器的组成及工作原理；2．了解4位函数发生器74LS181的组合功能，熟悉运算器执行算术操作和逻辑操作的具体实现过程；3．验证带进位控制的74LS181的功能。
二、实验设备：EL-JY-II型计算机组成原理实验系统一套，排线若干。
三、预习要求：１复习本次实验所用的各种数字集成电路的性能及工作原理；２预习实验步骤，了解实验中要求的注意之处。
四、实验原理：运算器的结构框图如图1-1示。
图1-1 运算器的结构框图算术逻辑单元ALU是运算器的核心。
此处由四片74LS181（U7、U8、U9、U10）以并／串形式构成16位运算器。
它可以对两个16位二进制数进行多种算术或逻辑运算，74LS181 有高电平和低电平两种工作方式，高电平方式采用原码输入输出，低电平方式采用反码输入输出，这里采用高电平方式。
算术逻辑单元ALU是74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。
高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。
四片74LS273（U3、U4、U5、U6）构成两个16位数据暂存器，其控制信号分别为LDR1和LDR2，当LDR1和LDR2 为高电平有效时，在T4脉冲的前沿，总线上的数据被送入暂存器保存。
74LS273的管脚分配和引出端功能符号详见图1-3两个三态门74LS244（U11、U12）作为运算器的输出缓冲器由ALU-G信号控制，ALU-G 为“0”时，三态门开通，此时其输出等于其输入；ALU-G 为“1”时，三态门关闭，此时其输出呈高阻。
其管脚分配和引出端功能符号详见图1-4。
74LS181功能表见表1－1，其中符号“＋”表示逻辑“或”运算，符号“*”表示逻辑“与”运算，符号“/”表示逻辑“非”运算，符号“加”表示算术加运算，符号“减”表示算术减运算。
图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号图1-3（a） 74LS273管脚分配图1-3（b）74LS273功能表图1-4（a） 74LS244管脚分配图1-4（b） 74LS244功能五、实验内容：验证74LS181运算器的逻辑运算功能和算术运算功能。
计算机组成原理实验报告,存储器的原理及应用
初：未知 当前：2016-7-3 主笔：Angel 联系方式：QQ ：1219818801 版本：1实 验 报 告课程名称： 计算机组成原理 实验项目： 存储器的原理及应用姓 名： 刘斌专 业： 计算机科学与技术 班 级： 计算机14-6班 学 号：1404010612计算机科学与技术学院实验教学中心2016 年 6 月 20日初：未知当前：2016-7-3 主笔：Angel 联系方式：QQ：1219818801 版本：1实验项目名称：存储器的原理及应用一、实验目的1．了解程序存储器EM 的工作原理及控制方法2．了解存储器读写方法。
二、实验内容利用 COP2000 实验仪上的 K16..K23 开关做为 DBUS 的数据，其它开关做为控制信号，实现程序存储器EM 的读写操作。
三、实验用设备仪器及材料计算机、伟福 COP2000系列计算机组成原理实验系统四、实验原理及接线内存中通常存放指令和数据，当内存存放指令时，将指令送指令总线；当内存存放数据时，将数据送数据总线。
如图所示，它主要由一片RAM 6116 组成，RAM6116是静态2048X8位的RAM，有11 条地址线，在COP2000 模型机中只使用8 条地址线A0-A7 ，而A8-A10接地。
存储器EM通过1片74HC245 与数据总线相连。
存储器EM的地址可由PC或MAR提供。
存储器EM 的数据输出直接接到指令总线IBUS，指令总线IBUS 的数据还可以来自一片74HC245。
当ICOE 为0 时，这片74HC245 输出中断指令B8。
EM原理图初：未知当前：2016-7-3 主笔：Angel 联系方式：QQ：1219818801 版本：12存储器 uM 由三片 6116RAM 构成，共 24 位微指令。
存储器的地址由 uPC 提供, 片选及读信号恒为低, 写信号恒为高. 存储器uM 始终输出uPC 指定地址单元的数据。
连接线表五、实验操作步骤1， 1、控制 k4、k5开关，观察PC\MAR输出地址选择：1、K5、输出地址（PC红色灯亮）2、K5、输出地址（PC红色灯亮）2、K5、没有灯亮2、K5、、PC同时输出地址（MAR、PC红色灯同时亮）2、存储器EM 写、读实验（1）将地址 0写入MAR二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据00HK3连接MAREN端，当低电平（0）时，MAR写允许按CLOCK键, 将地址 0 写入MAR（2）将数据11H写入地址00H二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据11HK4连接MAROE，当低电平（0）时，MAR输出地址K2连接EEMEN，当低电平（0）时，存储器与数据总线连接K0连接EMWR，当低电平（0）时，存储器写允许按CLOCK键, 将地址11H写入EM（3）读地址00H 中的数据11HK4连接MAROE，，MAR输出地址K1连接EMRD，当低电平（0）时，存储器读允许学生做：将数据55H写入地址22H，并读出将数据45H写入地址33H，并读出3、将数据打入地址为00的IR 指令寄存器/uPC实验（1）将地址 0写入MAR二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据00HK3连接MAREN端，当低电平（0）时，MAR写允许按CLOCK键, 将地址 0 写入MAR（2）将数据11H写入地址00H二进制开关K23-K16 用于DBUS[7:0]的数据输入，置数据11HK4连接MAROE，当低电平（0）时，MAR输出地址K2连接EEMEN，当低电平（0）时，存储器与数据总线连接K0连接EMWR，当低电平（0）时，存储器写允许按CLOCK键, 将地址11H写入EM（3）读地址00H 中的数据11HK4连接MAROE，，MAR输出地址K1连接EMRD，当低电平（0）时，存储器读允许(4)写地址00H数据11H入 IR及 uPC学生做：将数据22H、33H打入地址为01H、02H的IR 指令寄存器/uPC实验实验 1：微程序存储器 uM 读出置控制信号为：K0为1uM 输出uM[0]的数据按一次CLOCK脉冲键，CLOCK产生一个上升沿，数据uPC 被加一。
存储器实验报告
实验报告书写指南课程名称：计算机组成原理实验项目名称：静态随机存储器实验实验目的:掌握静态随机存储器RAM工作特性及数据的读写方法。
实验原理实验所用的静态存储器由一片6116（2K×8bit）构成（位于MEM单元），如图2-1-1所示。
6116有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表2-1-1所示，当片选有效（CS=0）时，OE=0时进行读操作，WE=0时进行写操作，本实验将CS常接地。
图2-1-1 SRAM 6116引脚图由于存储器（MEM）最终是要挂接到CPU上，所以其还需要一个读写控制逻辑，使得CPU能控制MEM 的读写，实验中的读写控制逻辑如图2-1-2所示，由于T3的参与，可以保证MEM的写脉宽与T3一致，T3由时序单元的TS3给出（时序单元的介绍见附录2）。
IOM用来选择是对I/O还是对MEM进行读写操作，RD=1时为读，WR=1时为写。
表2-1-1 SRAM 6116功能表CS WE OE功能1 0 0 0×1×1不选择读写写RDT3WR图2-1-2 读写控制逻辑实验原理图如图2-1-3所示，存储器数据线接至数据总线，数据总线上接有8个LED灯显示D7…D0的内容。
地址线接至地址总线，地址总线上接有8个LED灯显示A7…A0的内容，地址由地址锁存器（74LS273，位于PC&AR单元）给出。
数据开关（位于IN单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。
地址寄存器为8位，接入6116的地址A7…A0，6116的高三位地址A10…A8接地，所以其实际容量为256字节。
RDWR图2-1-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CLR按钮。
实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中IOM应为低（即MEM操作），RD、WR 高有效，MR和MW低有效，LDAR高有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组织与体系结构实验课程实验报告
实验名称存储器实验
一、实验目的
1、掌握FPGA中lpm_ROM只读存储器配置方法。
2、用文本编辑器编辑mif文件配置ROM，加载于ROM中；
3、验证FPGA中mega_lpm_ROM的功能。
二、实验所用仪器（或实验环境）
定制的lpm_rom input output
Quartus II（32-bit）仿真软件环境
三、实验基本原理及步骤（或方案设计及理论计算）
原理： ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。
CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。
lpm_ROM有3组信号：地址信号address[ ]、数据信号q[ ]、时钟信号clk。
由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。
在这里，我们通过定制lpm_rom,然后加input端和output端实现电路。
最后通过设置输入端信号，并进行仿真得到结果。
步骤：
1、用图形编辑，绘制电路图。
2、进行波形仿真。
四、实验数据记录（或仿真及软件设计）
五、实验结果分析及回答问题（或测试环境及测试结果）遇到的问题：
1、运行模拟器之前，没有运行生成功能仿真网表
后来生成
得到结果。