数字电子技术期末复习试卷及答案(四套)
数字电子技术期末考试题含答案
.z."数字电子技术"考试试卷〔第一套〕课程号2904025035考试时间 100 分钟一、填空题〔共28分〕1、〔2分〕〔5E.8〕H ＝〔 94.5 〕D ＝〔 10010100.0101 〕8421BCD 。
2、〔2分〕逻辑函数L =+ A+ B+ C +D =〔 1 〕。
3、〔2分〕由传输门构成的电路如以下图所示，当A=0时，输出L= B 。
4、〔2分〕三态门可能输出的三种状态是 低电平 、高电平和 高阻态_。
5、〔3分〕A/D 转换器一般要经过_ 采样__、保持、量化和__编码__这4个步骤，A/D 转换器的转换速度主要取决于转换类型。
对双积分型A/D 转换器、并行比拟型A/D 转换器和逐次比拟型A/D 转换器的相对速度进展比拟，转换速度最快的是_并行比拟型A/D 转换器__。
6、〔2分〕集成优先编码器CD4532〔功能表见后〕正常接电源和地，且待编码信号输入端I 0 =I 2 = I 6 = I 7 = 1，输入使能端EI=1，其余输入端为0，其输出Y 2Y 1Y 0为 111 。
7、〔3分〕集成数据选择器74HC151构成的电路如以下图所示，则其输出Y= ABC BC A C B A ++⋅⋅ 。
〔注：不需化简〕8、〔3分〕*PLA 电路如以下图所示，其输出逻辑函数表达式*=适用专业年级〔方向〕： 应用物理、电信科技2010级考试方式及要求：闭卷笔试题 号 一二三四五六七 总分 得 分 阅卷人. z. 6分L D ABC=+4分四、〔16分〕在举重比赛中有A、B、C三名裁判，A为主裁判，B、C 为副裁判。
当两名或两名以上裁判〔且必须包括A在〕认为运发动上举杠铃合格时，按动电钮可发出裁决合格信号〔即输出Z为1〕。
请设计该三输入的组合逻辑电路。
要求：〔1〕列出真值表；〔2〕写出逻辑函数的最简与或式；〔3〕用与非门实现该电路，画出电路图；〔4〕用3线8线译码器74HC138实现该电路，画出电路图。
《数字电子技术》复习题【文后附答案】
《数字电子技术》复习题【文后附答案】一、选择题1．对于逻辑问题表示方法中具有唯一性的是 （ ）。
A 与-或式 B 或-与式 C 逻辑图 D 卡诺图 2．=+=B A B A F )( （ ）。
A AB B AC B A + D3．引起组合逻辑电路中竞争与冒险的原因是（ ）。
A 逻辑关系错误 B 干扰信号 C 电路延时 D 电源不稳定4．边沿式D 触发器是一种 （ ） 稳态电路。
A 无B 单C 双D 多 5．L= AB+C 的对偶式为（ ）。
A A+BCB (A+B)C C A+B+CD ABC 6．逻辑函数，其对偶函数F ’为（ ）。
A ()()D CB A ++ B ()()DC B A ++ C ()()D C B A ++ 7．属于组合逻辑电路的是（ ）。
A 触发器 B 全加器 C 计数器 8.时序逻辑电路中一定是含（ ）。
A 触发器B 组合逻辑电路C 移位寄存器D 译码器 9.在何种输入情况下，或非运算的结果是逻辑0。
（ ）A 全部输入是0B 全部输入时1C 任一输入为0，其他输入为1D 任一输入为110.函数BCF+=，使F=1的输入ABC组合为（）。
ABA ABC=000B ABC=010C ABC=101D ABC=11011.下列逻辑电路中为时序逻辑电路的是（）。
A 译码器B 加法器C 寄存器D 数据选择器12.能将输出端直接相接完成线与的电路有（）。
A TTL与门B 或门C 三态门D 非门13.以下哪一条不是消除竞争冒险的措施（）。
A 接入滤波电路B 利用触发器C 加入选通脉冲D 修改逻辑设计14.“异或”逻辑与以下哪种逻辑是非的关系。
（）A 与逻辑B 或逻辑C 同或逻辑D 非逻辑15.n个变量，对应的卡诺图中有（）个方格。
A 2nB 2nC nD 以上都不对16.常用的一种3-8线译码器是（）。
A 74L148B 74L138C 7448D 7415117.共阳型七段数码管各段点亮需要（）。
数字电子期末试题及答案
数字电子期末试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，逻辑与门的输出为低电平的条件是：A. 所有输入为高电平B. 至少有一个输入为低电平C. 所有输入为低电平D. 至少有一个输入为高电平答案：B2. 下列哪个不是数字电路的特点？A. 离散性B. 线性C. 确定性D. 可预测性答案：B3. 一个触发器的RS输入端同时为高电平，其输出状态将会：A. 保持不变B. 变为高电平C. 变为低电平D. 无法确定答案：A4. 一个8位的二进制数可以表示的最大十进制数是：A. 255B. 256C. 511D. 512答案：A5. 在数字电路中，通常使用什么来表示逻辑“0”？A. 高电平B. 低电平C. 脉冲D. 交流电答案：B6. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出与输入之间存在时序关系C. 没有存储功能D. 逻辑关系固定不变答案：B7. 在数字电路中，一个计数器的计数范围是0到7，它有几个状态？A. 7B. 8C. 9D. 10答案：B8. 一个D触发器的D输入端为高电平，CLK输入端由低电平变为高电平时，其输出将会：A. 保持不变B. 变为高电平C. 变为低电平D. 无法确定答案：B9. 下列哪个逻辑门可以实现异或（XOR）功能？A. 与非门B. 或非门C. 与门D. 或门答案：B10. 在数字电路中，一个寄存器的容量是8位，它的最大存储能力是多少字节？A. 1B. 2C. 4D. 8答案：A二、填空题（每题2分，共20分）1. 在数字电路中，逻辑或门的输出为高电平的条件是______。
答案：至少有一个输入为高电平2. 一个4位的二进制计数器可以表示的最大十进制数是______。
答案：153. 在数字电路中，一个寄存器的容量是16位，它的最大存储能力是______字节。
答案：24. 一个D触发器的D输入端为低电平，CLK输入端由高电平变为低电平时，其输出将会______。
数字电子技术复习题及答案
数字电子技术复习题及答案一、填空题1、(238)10＝( 11101110 )2 ＝( EE )16。
(110110.01)2＝( 36.4 )16＝( 54.25 )10。
2、德•摩根定理表示为 B A +＝( B A ⋅ ) , B A ⋅＝( B A + )。
3、数字信号只有（ 两 ）种取值，分别表示为（ 0 ）和（ 1 ）。
4、异或门电路的表达式是( B A B A B A +=⊕ )；同或门的表达式是( B A AB B A ⋅+=⊙ ) 。
5、组成逻辑函数的基本单元是（ 最小项 ）。
6、与最小项C AB 相邻的最小项有( C B A )、( C B A ⋅ ) 和 ( ABC ) 。
7、基本逻辑门有（ 与门 ）、（ 或门 ）和（ 非门 ）三种。
复合门有（ 与非门 ）、（ 或非门 ）、（ 与或非门 ）和（ 异或门 ）等。
8、9、 10、最简与或式的定义是乘积项的（ 个数最少 ），每个乘积项中相乘的（ 变量个数也最少）的与或表达式。
11、在正逻辑的约定下，“1”表示（ 高电平 ），“0”表示（ 低电平 ）。
在负逻辑的约定下，“1”表示（ 低电平 ），“0”表示（ 高电平 ）。
12、一般TTL 门电路输出端( 不能 )直接相连，实现线与。
(填写“能”或“不能”) 13、三态门的三种可能的输出状态是( 高电平 )、( 低电平 )和( 高阻态 )。
14、实现基本和常用逻辑运算的(电子电路)，称为逻辑门电路，简称门电路。
15、在TTL 三态门、OC 门、与非门、异或门和或非门电路中，能实现“线与”逻辑功能的门为（OC 门），能实现总线连接方式的的门为（三态门）。
16、T TL 与非门的多余输入端不能接（ 低 ）电平。
17、 18、真值表是将输入逻辑变量的（ 所有可能取值 ）与相应的（ 输出变量函数值 ）排列在一起而组成的表格。
19、组合逻辑电路是指任何时刻电路的稳定输出，仅仅只决定于（该时刻各个输入变量的取值）。
(完整word版)山东大学数字电子技术期末试卷及答案
试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是[ ]①20 ②22③21 ④232. 三变量函数()BCACBAF+=,,的最小项表示中不含下列哪项[ ]①m2 ②m5③m3 ④m73.一片64k×8存储容量的只读存储器（ROM），有[ ]①64条地址线和8条数据线②64条地址线和16条数据线③16条地址线和8条数据线④16条地址线和16条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是[ ]①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻③门关态时输出电阻比开态时大④两种状态都没有输出电阻5.以下各种ADC中，转换速度最慢的是[ ]①并联比较型②逐次逼进型③双积分型④以上各型速度相同6. 关于PAL器件与或阵列说法正确的是[ ]①只有与阵列可编程②都是可编程的③只有或阵列可编程④都是不可编程的7. 当三态门输出高阻状态时，输出电阻为[ ]①无穷大②约100欧姆③无穷小④约10欧姆8.通常DAC中的输出端运算放大器作用是[ ]①倒相②放大③积分④求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是[ ]①16 ②32③162④21610.一个64选1的数据选择器有（）个选择控制信号输入端。
[ ]① 6 ②16③32 ④64二、填空题（把正确的内容填在题后的括号内。
每空1分，共15分。
）1．已知一个四变量的逻辑函数的标准最小项表示为()()13,11,9,8,6,4,3,2,0,,,m d c b a F ∑=，那么用最小项标准表示=*F ，以及=F ，使用最大项标准表示=F ，以及=F 。
2．具有典型实用意义的可编程逻辑器件包括 ， ， ， 。
3．为了构成4K ×16bit 的RAM ，需要 块1K ×8bit 的RAM ，地址线的 高 位作为地址译码的输入，地址译码使用的是 译码器。
数字电子技术试题库及答案(学霸专用,用了都说好)资料
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子技术期末考试题库(经典)
《电子技术基础1》题库出题人：龙立钦；考试班级：31701~31713班；层次：高职审核人：谢忠福一、填空题（每题2分，共20分）1、（56）10=( )2。
2、（23.125）10=( )2。
3、（0.8125）10=（）8。
4、（0.8125）10=（）16。
5、（44）10=（）16。
6、(1100.01)2＝( )10 。
7、（1110111）2=（）10。
8、（1000010）2=（）8。
9、( 101010 )2=( )16。
10、（1011010010.1）2=（）16。
11、(52.2)8=( )16。
12、Q n是输入信号之前的状态，叫。
13、Q n+1是输入信号之后的状态，叫。
14、TTL门电路与CMOS门电路相比较, 门电路抗干扰性较强。
15、“异或”门的逻辑功能是两输入相同出0，两输入相异出。
16、构成寄存器的基本单元是。
17、JK触发器的特征方程是。
18、将JK触发器转换为T’触发器的方法是。
19、同步D触发器当CP= 时，触发器状态保持不变。
20、如果LED7段显示器的abcdefg为1111110，则显示的是。
21、组合逻辑电路的各输出只与各输入的即时状态有关，即没有功能。
22、要实现翻转功能，必须选用触发器。
23、触发器具有2个稳定的状态，分别代表所存储的二进制信息是。
24、二进制数：1+1= 。
25、逻辑代数：1+1+1= 。
26、逻辑代数：A+1= 。
27、逻辑代数：A+A= 。
28、逻辑代数：A·A= 。
29、逻辑代数：=A。
+A30、逻辑代数：=A。
B⋅BD31、是门的逻辑表达式。
32、B AA+的反函数是。
B33、吸收定理= 。
34、时序电路的次态输出不仅与即时输入有关，而且还与有关。
S时，触发器输出为状态。
35、由两个与非门构成的基本RS触发器，当输入端1=R，1=36、含有触发器的组合逻辑电路称为。
37、在实际的数字电路中，高电平为3.5 V左右，低电平V左右。
期末考试数字电子技术试题及答案
数字电子技术根底试题〔一〕一、填空题 : 〔每空1分，共10分〕1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出三种状态分别为：、和。
4 . 主从型JK触发器特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1.设图1中所有触发器初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0是：〔〕图。
图 12.以下几种TTL电路中，输出端可实现线与功能电路是〔〕。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确处理方法是〔〕。
A、通过大电阻接地〔>1.5KΩ〕B、悬空C、通过小电阻接地〔<1KΩ〕D、通过电阻接V CC4.图2所示电路为由555定时器构成〔〕。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路〔〕。
图2A、计数器B、存放器C、译码器D、触发器6．以下几种A/D转换器中，转换速度最快是〔〕。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路输入波形 u I 和输出波形 u O 如图 3所示，那么该电路为〔〕。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲周期扩展10倍，可采用〔〕。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、逻辑函数与其相等函数为〔〕。
A、B、C、D、10、一个数据选择器地址输入端有3个时，最多可以有〔〕个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简〔每题5分，共10分〕1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析以下电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术基础试卷(本科)及参考答案 试卷一 一、（20分）选择填空。从每个小题的四个选项中选出一个正确答案，并将其编号填入该题后的括号中。 1．十进制数3.625的二进制数和8421BCD码分别为（ ） A． 11.11 和11.001 B．11.101 和0011.011000100101 C．11.01 和11.011000100101 D．11.101 和11.101 2．下列几种说法中错误的是（ ） A．任何逻辑函数都可以用卡诺图表示。 B．逻辑函数的卡诺图是唯一的。 C．同一个卡诺图化简结果可能不是唯一的。 D．卡诺图中1的个数和0的个数相同。 3．和TTL电路相比，CMOS电路最突出的优点在于（ ） A．可靠性高 B．抗干扰能力强 C．速度快 D．功耗低 4．为了把串行输入的数据转换为并行输出的数据，可以使用（ ） A．寄存器 B．移位寄存器 C．计数器 D．存储器 5．单稳态触发器的输出脉冲的宽度取决于（ ） A．触发脉冲的宽度 B．触发脉冲的幅度 C．电路本身的电容、电阻的参数 D．电源电压的数值 6．为了提高多谐振荡器频率的稳定性，最有效的方法是（ ） A．提高电容、电阻的精度 B．提高电源的稳定度 C．采用石英晶体振荡器 C．保持环境温度不变 7．已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（ ） A．五进制计数器 B．五位二进制计数器 C．单稳态触发器 C．多谐振荡器 8．在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（ ） A．5V B．2V C．4V D．3V
图1-8 二、（12分）已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）
的波形。设触发器的初态为0。
I
+5V 8 4
1 5 6 2 3
555
（1）
+4V 图2 三、（10分）如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
图3 四、（12分）逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。
图4 五、（12分）已知某同步时序逻辑电路的时序图如图5所示。 1．列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程 2．试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图。
图5
A +5V A B C L1 B
C
&
& =1 1J
1K 1 A
B C Q
L2
C1
S0 Y W S1 S2 G D0 D1 D2 D3 D4 D5 D6 D7
A B C
1 0
L3 74HC151
A B C
1J 1K C1
Q0 1J
1K C1
Q1 1J
1K C1
Q2
=
≥1 1
1
CP FF0 FF1 FF2
CP
CP Q0 Q1
1 2 3 4 5 6 7 8 9 10 11 12
Q2 六、（12分）用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。
图6 七、(10分)电路如图7所示，图中74HC153为4选1数据选择器。试问当MN为各种不同输入时，电路分别是那几种不同进制的计数器。
图7 八、(12分) 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如
图b所示。试对应vI画出图中vO1、vO2的波形；
（a）
S0 Q3 Q2 Q1 Q0 DSR
S1
CP DSL
D3 D2 D1 D0 CR
74194
1
1
CP 0
=1
& & 1
1 L
CP 1 2 3 4 5 6 7 8 CEP Q3 Q2 Q1 Q0 TC CET CP PE D3 D2 D1 D0 CR
1 1 74LVC161 CP
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
E1 E2 E3 A2 A1 A0 74HC138
D0
D1 D2 D3 S1 S0 E
M N
74HC153 L
+5V 8 4 1 7 6 2 3 5 555 （1） R1 51 k 51 k 8 4
555 （2）
7
6 2
R2 47k
C 0.01F 0.01F
1
3 5 v
I
vO2
0.01F v
O1
I
t/ms 0
4V
5 10 15 20 25 (b) 图8
数字电子技术基础试卷(本科)及参考答案 试卷二 一、（18分）选择填空题 1. 用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最简与-或式________。
A. B. C. D.
2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是 。 A．F3=F1•F2 B．F3=F1+F2 C．F2=F1•F3 D．F2=F1+F3
图1-2 3. 八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（ ）。 A． B． C． D．
图1-3 4. 图1-4所示电路中，能完成Qn+1=逻辑功能的电路是（ ）
m
d
BCBFCBDAFCBDFABCDF
1 1 1 C F1 00 01 11 10 0 1 AB 1 1 1 1
C
F2 00 01 11 10
0 1
AB 1 1 1 1 1
C
F3 00 01 11 10
0 1
AB
BCCABALBCACABL
BCCAABLCBCAABL 0 1
L 74HC151 D0 D1 D2 D3 D4 D5 D6 D7 E S2 S1 S0
Y
C B A
nQ
1D Q Q C1
B
1J Q
Q 1K A 1
1J Q Q 1K C1
C 0
1J Q Q 1K C1 0 0 D 图1-4 5. D/A转换电路如图1-5所示。电路的输出电压υ0等于（ ）
A. 4.5V B. -4.5V C. 4.25V D. -8.25V
图1-5 6.用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是（ ） A. 16片，10根 B. 8片，10根 C. 8片，12根 D. 16片，12根
7.某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是： A. 与非； B. 同或； C.异或； D. 或。
图1-7 二、（12分）逻辑电路如图2 a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、、L2 和L3的波形。(设触发器的初态为0)
（a） (b)
(c ) (d) 图2 三、（12分）发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。
VDD
RF
IOUT1
IOUT2
8V AD7533 –
+ D0 D1 D2 D3 D4 D5 D6 D7 D8 D
9
O
0 0 0 0 0 0 1 0 0 1
A B F
1 B
A
C L1 &
=1 ≥1
1D C1
Q C A =1 & B L2
1 EN
C
L3 1 &
EN A
B
& EN
1 1 A B C