4H—SiC MESFET新结构的特性分析

合集下载

SiC基反向开关晶体管RSD关键工艺概述

SiC基反向开关晶体管RSD关键工艺概述

SiC基反向开关晶体管RSD关键工艺概述梁琳;吴文杰;刘程;潘铭【摘要】本文首次概述了采用宽禁带半导体材料4H-SiC制备脉冲功率开关反向开关晶体管(RSD)所涉及到的关键工艺.包括选择性刻蚀、选择性掺杂、欧姆电极制备以及台面终端造型等在内的多步主要工艺均与Si基RSD完全不同,采用氟基气体感应耦合等离子体(ICP)刻蚀得到了合适的刻蚀速率、表面粗糙度及形貌,采用多次氮离子注入及高温退火完成选择性掺杂,采用Ni/Ti/Al多层金属配合适当退火温度完成欧姆电极制备,采用机械切割斜角完成台面终端造型,最终得到了合理的器件正反向阻断特性.【期刊名称】《电工电能新技术》【年(卷),期】2016(035)004【总页数】5页(P56-60)【关键词】SiC RSD;脉冲功率开关;工艺;ICP刻蚀;离子注入;台面终端造型【作者】梁琳;吴文杰;刘程;潘铭【作者单位】华中科技大学光学与电子信息学院,湖北武汉430074;华中科技大学光学与电子信息学院,湖北武汉430074;华中科技大学光学与电子信息学院,湖北武汉430074;华中科技大学光学与电子信息学院,湖北武汉430074【正文语种】中文【中图分类】TN335随着半导体开关性能的不断提高,近年来脉冲功率开关半导体化的趋势日益明显[1]。

常见的功率器件包括功率MOSFET、IGBT、IGCT、SITh等均可应用于脉冲功率领域[2],而基于反向可控等离子层开通的反向开关晶体管 (Reversely Switched Dynistor,RSD)更是直接针对高功率脉冲工况提出,具有兼顾高电压、大电流和高di/dt耐量的理想特性[3-5]。

我们曾经采用3吋Si基RSD堆体在12kV放电电压下成功通过173kA峰值电流[6],采用降低单只器件阻断电压、引入缓冲层以及两步法开通等多种方式从结构及应用层面改善器件特性[7]。

而要在器件的阻断特性和开关特性间取得更好的折中,应考虑采用新型材料。

正文模板--面上项目范文

正文模板--面上项目范文

正文模板--面上项目范文参照以下提纲撰写,要求内容翔实、清晰,层次分明,标题突出。

(一)立项依据与研究内容(4000-8000字):1.项目的立项依据(研究意义、国内外研究现状及发展动态分析,需结合科学研究发展趋势来论述科学意义;或结合国民经济和社会发展中迫切需要解决的关键科技问题来论述其应用前景。

附主要参考文献目录);近些年由燃烧石油及煤炭过度排放二氧化碳等有害气体成为我国城市大气环境PM2.5主要污染源,严重地威胁着城市居民的身体健康。

不仅如此,废气的长期累积导致了全球气候异常,其中频繁出现的干旱使世界各国对粮食供应充满危机感;而全球石油资源的逐渐枯竭,也迫使人类寻求替代新型清洁能源技术,减缓二氧化碳排放过度,有效措施之一是发展智能电网和电动车产业。

大规模发展智能电网和运行电动车可大大减少废气排放总量。

而智能电网和纯电动车发展受制于二次电池。

其中锂二次电池以其工作电压高(3.2 V~3.6V,是镍氢电池的三倍)、体积小(比镍氢电池小30%)、质量轻(比镍氢电池轻50%)、能量密度大、无记忆效应、循环寿命长、无污染、自放电小、应用温度宽(-20℃~ 50℃)和具有成熟工艺等优点成为移动通信电源市场主体。

锂二次电池由正极、负极和电解液三个部分组成,负极材料决定着锂离子电池的储能容量和安全性。

负极材料一直是锂二次电池的“短板”。

据能源研究机构IDC Energy Insights估计,未来5年全球用于智能电网和电动车的锂二次电池规模将会迅速增长。

美欧西方发达国家在智能电网和电动车领域激烈竞争,其中关键是提高锂二次电池的性能,而负极材料是动力电池的瓶颈。

目前,锂二次电池所用负极材料为碳材料,理论容量为372mAh/g,且其电位低(0.1V Li vs.Li+),有可能生长锂枝晶,刺穿隔膜导致电池短路燃烧爆炸的潜在危险。

其它所研究的负极材料有各类合金和化合物,其容量和循环周期都有不同程度的缺陷。

比如硅,理论容量高达4200mAh/g,但10个循环周期后,即急剧衰减到起始容量的10%以下。

SiC

SiC
机理 。
2 实 验
2 1 原料 .
本研究采用山东淄博华美厂生产 的碳 化硅 粉, 成分分析如表 1 。烘干后放在干燥器里备用。 硅烷偶联剂 A B C D E 武汉大学化工厂生 产。 , ,, , , 甲苯使用化学纯试剂 , 不再处理。其中 1 5 # # 为硅烷偶联剂处理 S i C粉, #为原始 S 粉。 6 i C
形成较 稳定的 悬浮液。分 析 了不 同硅烷偶联 刑 处理 的 S i 的悬浮液 的特性 . 果表 明 :i 面趟 疏 C粉 结 S C表 水, 其抗沉降性越好 .e Zt a电位 、 悬浮淀 固相 含量就越 高。选取 其 中效果较好 的一种 制备 出水基 高固相
含量( 体积分数为 5 %) 5 陶瓷悬浮液。
法。
浮液前 , 用硅烷偶联剂对 S i C粉进行处理 , 使其表 iB 有一定疏水性 , l - i i 再经一种表面活性 剂引入水 中制成高固相含量悬浮液 , 并通过沉降实验、e Zt a 电位、 粘度等测试说明经表面处理的 S i C粉的悬 浮液 的特性 , 探讨 了其 形成 高固 相 含量 悬 浮 液的
况。
232 碳化硅粉的 Zt ., e a电位的测定 取 01 . 克粉 置于 20 l 中, 5m 水 超声振 荡 5 i mn 后 . B LB表面电位粒径仪测 Zt 电位。 用 D- e a 233 碳化硅粉的流动特性测定 .. 称取 10克 碳 化 硅 粉 倒 人 烧 杯 , 人 50 l 0 加 0m 水, 超声 振荡 5 i , B O K IL V Ⅱ + mn后 用 R O F D D . E Vs r t 粘 度计溺 定流 动特 性 。 ion e c er 2 34 高固相含量悬浮液的制备和测试 .. 取原始碳化硅粉( #)处理过的 1 6 、 #粉、 # 2

不同栅介质工艺对4H-SiC MOS电容可靠性的影响

不同栅介质工艺对4H-SiC MOS电容可靠性的影响

97
电子技术 Electronic Technology
圆片 1 2 3
电子技术与软件工程 Electronic Technology & Software Engineering
表 1:样品栅介质制备工艺条件
栅介质条件 干氧氧化 50nm SiO2+NO 退火 干氧氧化 15nm SiO2+POCl3 退火 + LPCVD 35nm SiO2 干氧氧化 15nm SiO2 + POCl3 退火 + LPCVD 35nm Si3N4
(1)检测过程进一步贴近产品的使用状态; (2)移动过程中同步采集延迟及移动跟踪误差的数据,在一 个实验周期完成两个项目的检测。既增强了检测结果的可信度,又 提高了检测过程的时效。
参考文献 [1] 李 良 志 . 虚 拟 现 实 技 术 及 其 应 用 探 究 [J]. 中 国 科 技 纵 横 ,
2019(3):30-31. [2] 吴国良 , 孙谨 , 马登武 , 张海峰 . 虚拟现实系统中的视觉延迟
摘 要:本文研究了氮掺杂、磷掺杂、磷掺杂与 Si3N4 复合介质相结合三种不同栅介质工艺对 SiC MOS 电容可靠性的影响。通过 I-V 特性测试及经时击穿(TDDB)测试评价不同栅介质工艺的 SiC MOS 电容可靠性。结果表明,将磷掺杂工艺和 SiO2/Si3N4 复合栅介质结合, 能有效提升栅介质的绝缘性和寿命,其中磷掺杂处理很好地钝化了 SiC/SiO2 界面处的碳团簇和界面态,而 Si3N4 介质能有效提高器件的绝 缘性。将两者相结合,I-V 特性测试的击穿场强达到 14.5MV/cm-1,TDDB 测试结果表明在 0.2MV/cm·s 的斜坡电压下,经过 78s 后样品击穿。

4H 和 6H-SiC的介电常数

4H 和 6H-SiC的介电常数
a͒Electronic mail: R37595@
II. BULK 4H AND 6H SiC
A. Samples
The 4H and 6H SiC samples studied here were obtained commercially from Cree Research. For spectroscopic ellipsometry, we used single-side polished ͑Si-terminated͒ wafers, 35 mm in diameter, and 0.42 mm thick. The miscut, i.e., the angle between the surface normal and the hexagonal axis, was about 8°, confirmed by x-ray diffraction. The wafers were not intentionally doped, but nitrogen impurities resulted in electron concentrations near 6 – 8ϫ1018 cmϪ3 in 4H SiC and 1ϫ1018 cmϪ3 in 6H SiC, determined by secondary ion mass spectrometry, Fourier-transform infrared ellipsometry, and electrical measurements by the supplier. The samples were measured as received. No surface preparation was performed. Therefore, we expect that the wafers are covered with a thin native oxide (SiO2). Samples used for transmission intensity measurements were similar, but two-side polished.

增强型AlGaN_GaN槽栅HEMT研制与特性分析(精)

增强型AlGaN_GaN槽栅HEMT研制与特性分析(精)

中国科学 E辑 : 技术科学 2009年第 39卷第 1期 : 119 ~ 123 119《中国科学》杂志社SCIENCE IN CHINA PRESS增强型 AlGaN/GaN槽栅 HEMT 研制与特性分析郝跃 , 王冲 *, 倪金玉 , 冯倩 , 张进城 , 毛维西安电子科技大学微电子研究所 , 宽禁带半导体材料与器件重点实验室 , 西安710071 * 联系人 , E-mail: wangchong197810@ 收稿日期 : 2007-11-15; 接受日期 : 2008-03-20 国家自然科学基金资助项目 (批准号 : 60736033摘要成功研制出蓝宝石衬底的槽栅增强型 AlGaN/GaN HEMT. 栅长 1µm, 源漏间距 4 µm, 槽深 10 nm的器件在 1.5 V栅压下饱和电流达到 233mA/mm, 最大跨导 210 mS/mm, 阈值电压为 0.12 V, 器件在 500℃ N2气氛中 5 min 退火后阈值电压提高到 0.53 V. 深入研究发现 , 当器件槽深 15 nm时 , 相比槽深 10 nm器件饱和电流和跨导有所减小 , 但阈值电压从 0.12 V提高到 0.47 V. 利用不同刻蚀深度 AlGaN/GaN异质结的 C -V 特性 , 深入研究了阈值电压、栅控能力与刻蚀深度的关系 .关键词增强型高电子迁移率晶体管 AlGaN/GaN 槽栅阈值电压AlGaN/GaN异质结高电子迁移率晶体管 (HEMT在高温器件及大功率微波器件方面已显示出得天独厚的优势[1~2], 追求器件高频率、高压、高功率特性吸引了众多人进行研究 . 近年来 , 由于高压开关和高速电路的驱动 , GaN增强型器件成为关注的又一研究热点 . 由于 AlGaN/GaN异质结生长完成后 , 异质结界面就存在大量二维电子气 (2DEG, 当材料制作成器件加负栅压后才能将2DEG 耗尽而使沟道夹断 , 即常规 AlGaN/GaN HEMT为耗尽型器件 . 但在数字电路、高压开关等领域应用时需要增强型器件 , 确保只加正栅压才有工作电流 . Lanford等人 [3]采用刻蚀掉 AlGaN/GaN异质结的一部分 AlGaN 层制作槽栅结构 , 利用肖特基结对 2DEG 的耗尽作用来实现增强型器件 ; Wang等人 [4]采用对栅区域注入 F 离子的方法也实现了增强型器件 ; Liu等人 [5]采用AlInGaN/GaN异质结也实现了非槽栅的增强型器件 . 本文报道了成功研制的新型槽栅增强型 AlGaN/GaN HEMT特性 , 并分析了栅槽的深度和高温退火对器件特性的影响 .1 增强型器件的实现采用 MOCVD 方法在蓝宝石衬底基片 (0001面上外延生长了 AlGaN/GaN异质结 . 蓝宝石衬底厚度为 330 µm, 材料层结构由下而上依次为 : 3 µm 未掺杂 GaN 外延层 ; 5 nm未掺杂 AlGaN 隔离层 ; 12 nm Si掺杂 AlGaN 层 (Si掺杂浓度 2×1018 cm −3; 5 nm未掺杂 AlGaN 帽层 . PL谱测量后计算得到的 AlGaN 层 Al 组份为27%(Al0.27Ga 0.73N. Hall效应测量显示 , 室温下蓝宝石衬底上生长的材料的2DEG 电子迁移率 µn 和面密度 N s 分别为 1267 cm2/Vs和1.12×1013 cm −2. 研制的增强型 HEMT 的材料结构如图 1所示 , 它的材料结构与耗尽型结构是完全兼容的 .器件台面隔离采用 ICP 干法刻蚀 , 刻蚀深度为150 nm, 刻蚀速率为 100 nm/min; 源漏欧姆接触采用 Ti/Al/Ni/Au(30/180/40/60 nm850℃ N 2中退火 . 在做好栅掩模后采用 ICP 干法刻蚀栅槽 , 选择了 10和 15nm 两个栅槽深度 , 刻蚀速率为 0.1 nm/s, 刻蚀偏压为50 V. 做完栅槽刻蚀后立即进行栅金属蒸发 , 栅金属郝跃等 : 增强型 AlGaN/GaN槽栅 HEMT 研制与特性分析120图 1 增强型 AlGaN/GaN槽栅 HEMT 结构图采用 Ni/Au(30/200 nm. 制备的 AlGaN/ GaNHEMT栅长为 1 µm, 栅宽为 100 µm, 源漏间距为 4 µm, 栅处于源漏间正中央 . 肖特基 C -V 测试结构内外环直径分别为 120和 200 µm, TLM结构宽度为 100 µm, 两测试结构都与 HEMT 在同一片材料上制作 , 并规则的分布于器件周围 , TLM计算得到接触电阻 Rc 为 0.63 Ω ·mm, 比接触电阻1.2×10−5 Ω ·cm 2. 使用 HP4156B 精密半导体参数测试仪测试了器件直流特性 , C -V 测试采用 Keithley 590 C -V 分析仪进行 .2 结果和讨论在漏偏置电压为 5 V下 , 我们对未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10和 15 nm的增强型HEMT 进行了转移特性测试 , 如图 2所示 . 从图 2可以明显的看出器件在刻蚀栅槽后阈值电压向正方向移动 , 未刻蚀栅槽时阈值电压为−2.2 V, 在刻蚀栅槽为10 nm时阈值电压为 0.12 V, 在刻蚀栅槽为 15 nm时阈值电压为 0.47 V. 刻蚀栅槽后 , 由于 AlGaN 层的厚度减薄 , AlGaN/GaN异质结界面 2DEG 更容易受到肖特基势垒耗尽作用的影响 ; 刻蚀过程中可能引入表面损伤 , 引起负电荷聚集效应 . 这些因素都会引起饱和电流下降 , 阈值电压正移 . 所以栅压为 1.5 V时未刻蚀栅槽的器件饱和电流为 535 mA/mm, 而刻蚀栅槽 10和 15 nm 后饱和电流分别减小到 233和 145 mA/mm.图 3为未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10 nm和 15 nm的增强型HEMT 最大跨导对比 , 漏偏压为 5 V. 槽深为 10 nm的增强型 HEMT 最大跨导图 2 不同刻蚀深度的器件转移特性对比图 3 不同刻蚀深度的器件跨导对比达到 210 mS/mm, 而未刻蚀栅槽的器件最大跨导为 171 mS/mm, 槽深 15 nm的器件最大跨导为 162 mS/ mm. 器件刻槽后 AlGaN 层减薄 , 这使得栅对沟道载流子的控制能力增强 , 所以槽深 10 nm的器件跨导有所提高 , 但当槽深较大后 AlGaN层过薄 , 沟道载流子迁移率更容易受到等离子体刻蚀的影响 , 所以槽深 15 nm的器件跨导没有进一步增大 . 控制等离子体的刻蚀损伤对器件特性的提高至关重要 .图 4给出了未刻蚀栅槽的耗尽型 HEMT 与槽深分别为 10和 15 nm的增强型HEMT 栅反向泄漏电流的对比 . 当栅区域的 AlGaN 层被 ICP 刻蚀中的离子轰击后 , 表面会产生一定的刻蚀损伤 , N空位的增加 [6]中国科学 E 辑 : 技术科学 2009年第 39卷第 1期121和表面缺陷的增多都会造成肖特基泄漏电流的增大 .而且刻蚀后的器件栅都制作在 Si 掺杂 AlGaN 的层上 , 掺杂导致的电子遂穿效应 [7]也增大了肖特基泄漏电流 . 减小肖特基泄漏电流 , 需要进一步降低刻蚀自偏压 , 并将肖特基栅制作在未掺杂的 AlGaN 上 . 图 5为槽深10 nm增强型 HEMT 输出特性.图 4 不同刻蚀深度的器件栅泄漏电流对比图 5 槽深 10 nm增强型 HEMT 输出特性进一步研究在退火条件下 , 增强型 HEMT 特性的变化 , 这是一个十分关注的问题 [8~10]. 对槽深 10 nm 增强型 HEMT 进行了 500℃下 N 2气氛退火 5 min, 退火前后的转移特性和跨导曲线如图 6和 7所示 . 退火后槽深 10 nm增强型 HEMT 在1.5 V栅压下的饱和电流下降了 25.9%, 最大跨导仅下降 6.5%, 但阈值电压从 0.12 V提高到 0.53 V. 器件退火后饱和电流下降是由于高温退火后肖特基势垒高度提高从而影响到 2DEG 密度 . 2DEG密度与肖特基势垒高度关系可以表示为22012/(/( ( ,D pol B D i Ns q dq q ΦEc N d d d σεε=−−∆+−(1其中 Ns 2D 为 2DEG 密度, σpol 为极化电荷 , q 为电子电量, ε0和ε 分别为空气和 AlGaN 的介电常数, q ΦB 为肖特基势垒高度, ∆ E C 为导带不连续性 , N D 为AlGaN 掺杂浓度 , d 和 d i 分别为 AlGaN 层总厚度和空间隔离层的厚度 . 从 (1式看出 , 提高的势垒高度减小了 2DEG 密度 , 所以造成器件饱和电流的下降 . 器件退火后阈值电压向正方向移动也是同样的原因引起 . 阈值电压图 6 槽深为 10 nm器件退火前后转移特性对比图 7 槽深为 10 nm器件退火前后跨导对比郝跃等 : 增强型 AlGaN/GaN槽栅 HEMT 研制与特性分析122V T 与势垒高度的关系又可以表示为20101( . 2polC D i T B E qN d d V Φd q σεεεε∆−=−−− (2当肖特基势垒升高 , 栅对 2DEG 的耗尽作用增强 , 使器件阈值电压向正方向移动 .进一步 , 利用 C -V 的测试研究不同刻蚀条件的AlGaN/GaN异质结载流子分布和耗尽电压的变化 .在频率为 1 MHz下进行 C -V 测试 . 从图 8可以看出 , 未刻蚀的材料耗尽电压为−2.3 V, 与耗尽型器件的阈值电压相近 ; 而刻蚀 10 nm的材料 C -V 耗尽电压向正向移动到了 0 V附近 , 刻蚀 15 nm的材料 C -V 电容在偏压为 0.3 V时还没有明显的电容平台 , C -V 耗尽电压的测试结果也对应了不同槽深的增强型 AlGaN/GaN HEMT的阈值电压 . 当 C -V 的测试电压大于 0.5 V 后 , 由于肖特基正偏电流的问题 , C -V 测试结果会出现由于等效模型计算而造成的异常 , 所以图 8中仅显示了正偏电压小于 0.5 V的曲线 . 从图 8中可以看图 8 不同刻蚀深度异质结材料肖特基 C -V 特性对比出未刻蚀的材料 C -V 电容最大为 67 pF, 而刻蚀 10 nm的材料 C -V 电容最大达到 116 pF, 刻蚀 15 nm的材料 C -V 电容在偏压为正后还没有明显电容平台 . 当 C -V 测试正偏电压接近 0.5 V后 , 槽深 15 nm的器件由于肖特基正偏漏电较大造成 C -V 测试等效模型计算不准确 , 而且半导体中刻蚀引起的缺陷态浓度过高会导致载流子跟不上 C -V 测试的频率 , 这两个因素都可能造成槽深 15 nm的 C -V 曲线没有出现电容平台 . 异质结 C -V 电容越大反映出肖特基结对载流子的控制能力越强 . 刻蚀 10 nm的材料 C -V 电容峰值比未刻蚀材料的 C -V 电容峰值大将近一倍 , 但从制作出的器件最大跨导值的对比却远未到一倍 , 这说明器件的欧姆接触电阻影响了 10 nm槽深增强型 HEMT 跨导更进一步提高的空间 , 而我们用 C -V 电容峰值比较仅能得到本征跨导间的对应关系 .3 结论采用槽栅结构实现了饱和电流 233 mA/mm, 最大跨导 210 mS/mm, 阈值电压为0.12 V的增强型 AlGaN/GaN HEMT, 并实现了退火后阈值电压为 0.53 V(该电压已经能够适用于开关器件和高速数字器件 .重点研究了不同的槽深对增强型 AlGaN/GaN HEMT特性的影响 , 当槽深增大时阈值电压明显增大 , 但 AlGaN 层过薄时饱和电流下降较为明显 , 这就需要对器件阈值电压和饱和电流进行折中考虑 , 选择最佳栅槽深度 , 使在提高阈值电压的同时保证器件的电流和跨导受到较小影响 . 退火过程中栅肖特基势垒高度得到提高 , 而提高的肖特基势垒高度对沟道的 2DEG 有明显耗尽作用 , 这是引起器件饱和电流下降及阈值电压增大的主要原因 .参考文献1 Kumar V, Lu W, Schwindt R, et al. AlGaN/GaNHEMTs on SiC with f T over 120 GHz. IEEE Electron Device Lett, 2002, 23(8: 455―4572 Koudymov A, Wang C X, Adivarahan V, et al. Power stability ofAlGaN/GaNHFETs at 20 W/mm in the pinched-off operation mode. IEEE Electron Device Lett, 2007, 28(1: 5―83 Lanford W B, Tanaka T, Otoki Y, et al. Recessed-gate enhancement-mode GaN HEMT with high threshold voltage. Electron Lett, 2005, 41(7: 449―4504Wang R N, Cai Y, Tang W, et al. Planar integration of E/D-Mode AlGaN/GaN HEMTs using fluoride-based plasma treatment. IEEE Electron Device Lett, 2006, 27(8: 633―635中国科学 E 辑 : 技术科学 2009年第 39卷第 1期1235 Liu Y, Egawa T, Jiang H. Enhancement-mode quaternary AlInGaN/GaN HEMT with non-recessed-gate on sapphire substrate. Elec-tron Lett, 2006, 42(15: 884―8856 Shul R J, Zhang L, Baca A G, et al. Inductively coupled high-density plasma-induced etch damage of GaN MESFETs. Solid-State Electron, 2001, 45 (1: 13―167 Zhang H, Miller E J, Yu E T. Analysis of leakage current mechanisms in Schottky contacts to GaN and Al0.25Ga 0.75N/GaN grown by molecular-beam epitaxy. J Appl Phys, 2006, 99(2: 023703-1―023703-58 Takuma N, Naruhisa M, Toshiyuki O, et al. Improvement of DC and RF characteristics of AlGaN/GaN high electron mobility tran-sistors by thermally annealed Ni/Pt/Au schottky gate. Jpn J Appl Phys, 2004, 43(4B: 1925―19299 Ambacher O, Smart J, Shealy R, et al. Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-faceAlGaN/GaNheterostructures. J Appl Phys, 1999, 85(6: 3222―322910Drozdovski N V, Caverly R H. GaN-based high electron-mobility transistors for microwave and RF control applications. IEEE Mi-crowave Theory Techs, 2002, 50(1: 4―82009低碳技术国际学术会议征稿通知时间地点 : 2009年 9月 15~18日 , 北京网址 : 会议主席 : 徐建中院士 (中国合作主席 : 佐藤幹夫博士 (日本송진수博士 (韩国主办单位 :中国工程热物理学会日本机械工程学会能源系统分会韩国新能源和可再生能源学会会议主题大气中二氧化碳含量的提高造成全球气候变暖 , 导致干旱、海平面上升和更多的灾害 . 低碳技术可以防止灾难性的气候变化 , 并可以减少全球有限能源的消耗率 . 低碳经济和绿色能源的发展不但可以保护环境 , 还可以造成新的经济增长 .征文内容(1 制造业、农业、交通、工业过程和能源开发等各方面的高效节能技术 .(2 二氧化碳减排技术 , 包括清洁煤燃烧 , 低排量烃燃料、氢和混合燃料动力技术 , 以及碳捕获和存储技术 .(3 新能源和可再生能源技术 , 例如 : 生物质能、地热能、水能、太阳能、潮汐能、波浪能和风能 .(4 化石燃料和二氧化碳排放造成环境污染的控制技术及环境保护技术 . 重要日期提交 800字英文摘要 : 2009年 3月 31日论文接收函 : 2009年 4月 30日提交论文全文 : 2009年 7月 1日。

SIT


6 6
Static Induction Transistors
SIT发展概述(一)
SIT概念
• SIT采用N型沟道,是电压控制的多子器件,是场效应晶体管的一种(与垂直型的 JFET的结构很相似) • SIT工作时,通过栅极上的电压调制漏区和源区间的电流,同时以漏偏压静电感应 使沟道耗尽,从而降低势垒,使电流在沟道中流动,其名由此而来
漂移区
低阻
n
型或本征材料
缓冲层 SiC衬底 漏
n n
图七-SIT的剖面结构
漏源加正偏压 (VDS 为关断电压 Vto
0),栅源加反偏压 (VGS 0) 时,使沟道中电流几乎为零时的负栅压称
Static Induction Transistors
SiC SIT I-V 特性(一)
栅压VGS 固定,漏电压 VDS 很低时 VDS 和 I DS的关系
SIT应用(三)
SiC SIT实际应用
高RF脉冲功率放大 超高频(UHF)到微波频率(300MH z——3GHz)的大功率放大器和发射器 高射频连续功率放大 电源调节设备中的大功率转换 商业和军事通信具有突出优势:更大功 率、 更高温度、更高效率
Static Induction Transistors
图八 SiC SIT I-V测量曲线
Static Induction Transistors
SiC SIT I-V 特性(二)
V 高漏压 VDS下,DS 和 I DS的关系
源 栅
源电流 沟 道 区
VGS 3V ,VDS 130 时电子二维分布图 V
栅 栅
n
பைடு நூலகம்
p
耗尽区
n
漂移区 缓冲层 SiC衬底

SiC


收 到 初 稿 日期 :0 1 3— 9 收 到 修 改 稿 日期 :0 1 4—1 20 —0 0 ; 20 —0 3 基金项 目 : 航空科 学基金 资助项 目(5 52 8 ) 9 G 30 8 作者简 介 : 杨延 清 , ,95年生 , 士 , 男 15 博 教授 , 西北 工业大 学材料科学 与工程 系 , 陕西 西安
材料力学性 能的 因素 。研究 表明 , 磁控溅射 可获得与靶 材 化学 成分 基本 一致 的纤 维 涂层 。复合 材料 中纤 维分 布 的均 匀性 、 涂层 中的氧含量 及纤维/ 体处 的元素扩散 与界面反 应对复合材料 力学性 能有较大影 响 。 基 关键词 : 钛基 复合材料 ; 备工艺 ; 制 性能
示。
轻飞 行器 的 结 构 重 量 , 高 飞 行 器 的 工 作 效 率 。迄 提 今为 止 , 已经发 展 了 多 种 方 法 来 制 备 连 续 纤 维 增 强 钛 基复 合 材料 , 箔 一纤 维 (o —f e) 、 料 带 铸 造 如 fl i r 法 浆 i b
(l r t ecs n ) 、 离 子 喷 涂 ( l m pa ) 、 s r p at g 法 等 uya i pa asl 法 粉 s y
中 图 法 分 类 号 :G 4 . 3 T 16 2 文献标识 码 : A 文 章 编 号 :0 2 8X 20 )3 2 1 0 10 —15 (02 0 —00 — 4
1 前

2 S CS一 6 Si Ti 1 C/ 一 0— 2— 3
连续 纤 维增 强 钛 基 复 合 材 料 所 具 有 的 高 比强 度 、 高 比刚 度 、 的蠕 变 及 疲 劳 性 能 , 基 体钛 合 金 所 无 法 高 为
杨 延 清 朱 艳 陈 彦 张清贵 张建 民 , , , ,

18、电子科技大学(罗萍)张波课题组

(一)课题组成员及导师名单(二)课题组主要研究方向与特点¾Power Devices¾(Bipolar) CMOS DMOS Process¾Power ICs功率集成技术实验室SOI High Voltage ICs:Novel integrated SOI power devices PDP Driver ICs High Voltage Gate Driver ICs High Voltage Control ICs High Voltage IC with Radiation-Hard2010-4-2911功率集成技术实验室功率集成理论-PSoC Power System on Chip2010-4-29Novel Integrated Power Devices Control Mode suited for SPIC Power Integrated Process Digital Assistant Power Design12功率集成技术实验室Power Device Control Theory BCD Process Power IC & PSoC2010-4-29 13功率集成技术实验室(三)课题组部分研究成果展示2010-4-2914Power management IC Series功率集成技术实验室Motor Driver ICs Motor Driver ICs2010-4-2915White LED Driver ICs White LED Driver ICs功率集成技术实验室2010-4-2916Power management IC Series功率集成技术实验室2010-4-2917电路理论功率集成技术实验室Pulse Skip Modulation (PSM)100Efficiency(%)90 80 70 60 50 20 40 60 Vin=2.0V Vin=1.8V Vin=1.5V Vin=1.2V 80 100I-out(mA)2010-4-2918Digitally Assisted Power Integration (DAPI) 功率集成技术实验室复杂负载SoC的低功耗设计问题数模混合SoC SIP2010-4-2919集成电路发展趋势ITRS功率集成技术实验室国 际 半 导 体 技 术 蓝 图2010-4-2920¾Realization of high voltage (> 700 V) in Device Letters¾New high-voltage (> 1200 V) MOSFET with the¾30(3):305-307, 2009 ¾¾ADI ¾NIKO(四)课题组在研的主要项目(五)课题组培养研究生的优势和竞争力(六)课题组对学生的要求。

1nuaa_orcad教学解析


V4 30 0 Vp R20 C18 1.2n V7 10 R19 10k M4 D14 C20 800p
0 R6 V5 10
IRFP460 M1 V1 = 0 V2 = 300 TD = 1u TR = 25n TF = 25n PW = 4u PER = 12u V1 = 0 V2 = -300 TD = 7u TR = 25n TF = 25n PW = 4u PER = 12u
定部分,对于实际系统这是不可能的。
三. 借助仿真,可以更有效的工作
• 可以观察到器件和电路在各种条件下的工作性能 • 可以检验处于电路设计初始阶段的各种决策 • 有时计算机仿真是唯一可行或唯一安全的分析和评价技 术 • 借助仿真,可以拥有各种高功率设备和测量仪器仪表 • 计算非线性电路的平均功率、有效值、功率因数等,而
5. 设计实现周期长,灵活性差,耗时
耗力,效率低下。
EDA (Electronic Design Automation)方法:自上 而下(Top - Down)的设计方法
其方案验证与设计、系统逻辑综合、布局布线、性 能仿真、器件编程等均由 EDA工具一体化完成。 设计思想不同: 自上而下的设计方法。 自上而下是指将系统的整体逐步分解为各个子系统 和模块,若子系统规模较大,则还需将子系统进一步分 解为更小的子系统和模快,层层分解,直至整个系统中 各个子系统关系合理,并便于电路级的设计和实现为止。 自上而下设计中可逐层描述,逐层仿真,保证满足 系统指标。
SPICE是为非线性直流、非线性瞬态、和线性
交流电路分析而编制的通用电路模拟程序。电 路中可以包含电阻(resistor)、电容(capacitor)、 电感 (inductor)、互感(mutual inductor)、独立 电压源(voltage source)和电流源(current source)、…、五种最常用的半导体元件:二极
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

4H—SiC MESFET新结构的特性分析
作者:彭强
来源:《电子技术与软件工程》2016年第09期
【关键词】4H-SiC 击穿电压饱和漏电流
高电子饱和漂移速率、高热导率、高临界击穿电场、宽禁带宽度等,是碳化硅材料的优良特性,在大功率、高温、高压和高频应用较为广泛。

近几年来,把碳化硅材料用于金属半导体场效应晶体管生产与制造的研究日益增多,且取得了显著成就。

有研究指出,与普通型结构击穿电压相比,双凹型结构出现大幅度下降,为了解决上述问题,现提出4H-SiC MESFET新型结构。

1 器件结构
基于双凹结构提出了4H-SiC MESFET新结构,该结构拥有浮空金属板与阶梯沟道。

如图1所示。

结构器件结构包括一个高掺杂的N+帽、N型沟道、P型缓冲层、半绝缘衬底,这些结构共同叠加成4H-SiC MESFET新结构,器件表面钝化层主要是Si3N4。

为了实现简化工艺目标,共同产生阶梯栅槽与通道,且两者的深沟槽厚度与浅沟槽厚度相同。

栅金属和浮空金属成为镍(Ni),5.1eV是功函数。

P缓冲层浓度、N沟道浓度和N+帽浓度,分别为5×1015cm-3、2.79×1017cm-3和2×1019cm-3。

器件结构参数如下:N沟道层厚度0.25μm,P-Buffer层厚度0.5μm,栅长(LG)0.7μm,下栅高度(h)0.05μm,下栅长(LG1/LG2)0.35/0.2μm,浅沟槽深度(h1)0.02μm,栅漏距离(LGD)1.8μm,栅源距离(LGS)0.5μm,漏长(LD)0.5μm,源长(LS)0.5μm,浅台阶宽度(L1)0.4μm,距离(S/W)0.4/0.5μm。

2 建立物理模型
运用器件仿真软件Atlas(Silvaco公司生产)实施二维器件仿真。

基于连续性方程、基础泊松方程外,对载流自复合和产生充分考虑,将Auger与SRH模型加入其中;高电场环境下载流子速度出现饱和,加之浓度给载流子漂移速率产生一定影响,将Fldmob与Analytic迁移率模型加入其中;由于碳化硅材料中杂质具备不完全电离特征,将Incomplete不完全电离模型加入;因载流子碰撞电离,将Impact selb碰撞电离模型加入。

3 结果分析
3.1 仿真分析直流特性
通过分析比较提出的4H-Sic MESFET新结构与双凹型4H-Sic MESFET的直流I-V特性图,可以发现,提出的新结构的饱和漏电流远远大于双凹结构。

设定VDS为40V,VGS为
0V,提出的新结构的饱和电流为510mA/mm,双凹结构饱和电流为490mA/mm,通过计算可以得出新结构饱和漏电了显著提升,提升幅度为4.1%。

新提出的结构中,受到阶梯沟道结构与浮空金属板产生的耗尽层的影响,使接近漏端沟道厚度降低,使栅漏电阻增加,但这种影响相对不明显,在处于漏电压偏低的情况下较为显著,线性区是受影响的主要区域。

在漏电压增加的情况下,沟道与栅的反偏电压也会增加,由于层厚度被栅下耗尽,故降低了栅下沟道厚度,整个沟道电阻中,栅下沟道电阻所占比例增加,这时,漏电流影响受到栅下沟道厚度的影响增加,提出的新结构中的下栅厚度各不相同,与双凹结构相比,增加了栅下沟道厚度,使栅下沟道电阻降低,故增加了饱和漏电流。

设定双凹结构VGS为-9.0V,提出的新结构VGS为-9.4V,在这种情况下,比较两种结构的三端击穿特性。

通过分析图像可以发现,击穿发生过程中,漏电流与栅电流会大幅度增加,表明栅处发生了击穿,与相关文献[4]结果一致。

另外,还可以发现双凹结构击穿电压103V,新结构击穿电压232V,两者相比,新结构击穿电压显著提升,上升幅度为125%。

设定双凹结构VGS为-9.0V,新结构VGS为-9.4V,这种条件下,击穿电压与VDS一致,通过分析新结构和双凹结构器件沿器件表面电势分布图,可以发现,新结构的漏端至栅端电压可以分成漏端至浮空金属间电压,浮空金属电压至栅端电压。

分压作用是浮空金属板的重要特性,新结构中增加浮空金属板,与击穿电压相比,栅端加入的反向偏压较低时,栅下耗尽层会逐渐延伸,至浮空金属板结耗尽层,且相互串通。

串通之后,在漏电压增加的情况下,在浮空金属板周围,耗尽层会展开,漏端和浮空金属板间的沟道共同承担大部分的增加电压。

另外,新结构中还应用了阶梯沟道,浅阶梯能够防止沟道电阻增加,而且使浮空金属板接近漏端沟道厚度降低,可起到调节作用,对耗尽层分布进行调节,使浮空金属板接近漏端边缘位置的电场积聚降低,促进耐压能力的提升,除此之外,深阶梯沟道可向耗尽层扩展,再次提升耐压能力。

当漏电流降低不显著时,阶梯沟道可促进器件击穿电压提升。

出现击穿时,通过分析新结构和双凹型结构的表面电场分布图,可以发现,新结构在应用阶梯沟道,将新电场尖峰引入到浮空金属板接近漏端边缘位置,在漏端和浮空金属板间的电场,出现平缓变化区,使电场积分面积增加,利用电势就电场积分公式,可以推断,新结构的击穿电压更高,且能够承担较多的耐压。

计算A类放大器输出最大理论功率密度,公式为:
Pmax=(VBR-Vknee)/8·Idsat
上述公式中,击穿电压用VBR表示,膝点电压用Vknee表示,饱和漏电流用Idsat表示,设定VDS为40V,VGS为0V,Vknee为10V,此时,可以计算出新结构的输出最大理论功率密度,为14.2W/mm,而双凹结构输出最大理论功率密度为5.7W/mm,两者相比,前者显著提升,提升幅度为149%,表明新结构具备良好的功率特性。

3.2 仿真分析频率特性
设定VGS为-4V,VDS为40V,获取频率特性图,U表示梅森增益,MAG表示最大可用功率,h21表示小信号电流增益,新结构截止频率为15.1GHz,双凹结构截止频率为
15.7GHz,前者最大振荡频率是69.2GHz,后者的为77.4GHz。

截止频率表示,公式为:
gm/[(CGD+CGS)·2π]=fT
上述公式中,跨导用gm表示,栅漏间电容用CGD表示,栅源间电容用CGS表示,电流增益截止频率用fT表示。

通过上述公式,可以发现新结构的gm/(CGD+CGS)略小于双凹结构,表明新结构的截止频率略低于双凹结构,进一步证明,新结构的CGS要高于双凹结构,证明新结构式栅下耗尽层面积增加,进而增加了栅源电容。

有文献[7]研究指出,应用阶梯栅结构,能够使高频跨导gm提升,这改善了新结构CGS较大问题,尽管新结构的截止频率较双凹型结构出现略微下降,但不影响频率特性。

4 结论
新结构具备浮空金属板与阶梯沟道,在相同条件下,新击穿电压为232V,而双凹型4H-SiC MESFET结构击穿电压为103V,两者相比前者大幅度增加,增加幅度为125%,且饱和漏电流也明显增加,增加幅度为4.1%。

通过计算输出最大理论功率密度,可以发现,4H-SiC MESFET新结构的输出最大理论功率密度为14.2W/mm,双凹型4H-SiC MESFET结构输出最大理论功率密度为5.7W/mm,两者相比,前者显著提升,提升幅度为149%,结果表明,4H-SiC MESFET新结构比双凹型4H-SiC MESFET结构在功率特性和击穿特性方面,具备显著优势。

另外,新结构截止频率和最大振荡频率分别为15.1GHz和69.2GHz,双凹型结构截止频率和最大振荡频率为15.7GHz和77.4GHz,证明新结构的击穿电压大幅度增加的情况下,不会给截止频率造成严重影响,维持良好的频率特性。

参考文献
[1]彭沛,陈勇.4H-SiC MESFET新结构的特性研究[J].微电子学,2015(3):404-407.
[2]游娜,张现军.双沟4H-SiC MESFET优化结构的解析模型及性能[J].计算物理,2014,31(1):103-108.
[3]付兴昌,潘宏菽.4H-MESFFET工艺中的高温氧化及介质淀积技术[J].半导体技术,2012,37(4):280-284.。

相关文档
最新文档