计组实验报告4
《计算机组成原理》实验报告实验名称运算器实验、通用寄存器实验、移位寄存器实验
控制线与控制信号“”连接：用双头实验导线连接上图中所有标明“
图3-1-1
上图所示，使用了一片74LS299作为移位发生器，其中8位输入/输出端以8芯扁平线连接形式和总线接口连接。299-B信号控制使能端（0有效），T4为时序节拍脉冲，实验时按【单步】键产生。由S0，S1，M控制信号设置其运行状态，其控制特性表如下：
299-B S1 S2 M 功能
““
计组实验报告
计算机组成原理实验报告 实验1：VERILOG 设计基础 专业班级：14级计算机二班 学号：14048001 姓名：杨娜 学号：14048003 姓名：周蓉 实验地点：理工楼901 实验时间：2016年5月14日
实验十VGA显示控制器的设计 一、实验目的 1、学习VERILOG的基本语法和编程规则 2、掌握通用寄存器等常用基本数字模块的VERILOG描述和基本设计方法 3、理解带使能控制和异步清零的8位寄存器的设计原理 4、掌握使用VERILOG设计和验证带使能控制和异步清零的8位寄存器的方法 5、掌握移位寄存器的设计方法 二、实验任务 1、设计一个带使能控制和异步清零的8位寄存器REG8X，实现8位输入的锁存，在时钟的上升沿处得到一个8位的输出和一个8位的反向输出，将结果显示在发光二极管。 模块的端口描述如下： 模块的参考物理结构如下： R7 R6 R i R 0 7 6 i 0 带使能控制和异步清零的8位寄存器 模块的使用注意事项
1.数据源D（7..0）一直加在寄存器的数据输入端； 2.周期性的时钟信号Clock一直加在寄存器的时钟输入端 3.使能信号Enable控制寄存器是否接受数据。当Enable = '0'时，寄存器不 接受数据，保持原来的状态不变；当Enable = '1'时，在时钟信号Clock正 跳变时，寄存器接受并保存当时D（7..0）的数据； 4.本寄存器其它方面的功能与上述的寄存器相同。 完成的参考电路图如下：dout=q 2、设计一个有左、右移位功能的8位寄存器REGSHIFT8，并仿真验证。
三、实验内容 1、通过输入数据先进行计算，并通过实验进行验证REG8X。 (1)、将清零信号Resetn（sw17）设为0，将输入信号D（sw7~sw0）设为10101010，观察输出信号Q（ledr7~ledr0）和Qb（ledg7~ledg0），观察并记录输出。 (2)、将清零信号Resetn（sw17）设为1，在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (3)、将输入信号D（sw7~sw0）设为01010101，观察并记录输出。 (4)、在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (5)、自行完善设计表格，观察并记录测试输出。 实验数据表 2、通过输入数据先进行计算，并通过实验进行验证REGSHIFT8。 (1)、测试清零信号Resetn (2)、测试移位功能 (3)、测试寄存功能 (4)、自行设计表格观察并记录测试输出。 实验数据表
杭电计组实验报告10
计组实验十 老师：包健 一、源代码测试模块代码： module Top( inputinclk, inputmem_clk, inputrst, outputreg[7:0] LED, input [3:0] SW ); wireclk; MyButtonmb( .clk_100MHz(mem_clk), .BTN(inclk), .BTN_Out(clk) ); wire [31:0] ALU_F; wire [31:0] M_R_Data; wire ZF; wire OF; wire [31:0]PC; My_I_CPUmy_i_cpu( .clk(clk), .mem_clk(mem_clk), .rst(rst), .ALU_F(ALU_F), .M_R_Data(M_R_Data), .ZFF(ZF), .OF(OF), .PC_out(PC) ); always@(*) begin case(SW) 4'd0:LED=ALU_F[7:0]; 4'd1:LED=ALU_F[15:8]; 4'd2:LED=ALU_F[23:16]; 4'd3:LED=ALU_F[31:24]; 4'd4:LED=M_R_Data[7:0];
4'd5:LED=M_R_Data[15:8]; 4'd6:LED=M_R_Data[23:16]; 4'd7:LED=M_R_Data[31:24]; 4'd8:LED={ZF,6'd0,OF}; 4'd12:LED=PC[7:0]; 4'd13:LED=PC[15:8]; 4'd14:LED=PC[23:16]; 4'd15:LED=PC[31:24]; default:LED=8'b0000_0000; endcase end endmodule 顶层模块代码： moduleMy_I_CPU( inputclk, inputmem_clk, inputrst, output [31:0] ALU_F, output [31:0] M_R_Data, output ZFF, output OF, output [31:0]PC_out ); //wire clk_n = ~clk; wire[31:0] codes; wire [31:0]PC_new; reg [31:0]PC; Inst_Fetch1 inst_fetch( .PC(PC), .rst(rst), .clk(clk), .Inst_codes(codes), .PC_new(PC_new) ); wire[5:0] OP; wire[5:0] func;
Web网页设计实验报告
WEB系统开发 综合实验报告 题目红尘客栈网上订房页面 专业计算机科学与技术（信息技术及应用） 班级计信2班 学生蒋波涛 重庆交通大学 2013年
目录 一、设计目的 (3) 二、设计题目 (3) 三、结构设计 (3) 四、技术分析 (4) 五、设计过程 (7) 六、实验心得 (10) 七、实验总结 (11)
一、设计目的 在Internet飞速发展的今天，互联网成为人们快速获取、发布和传递信息的重要渠道，它在人们政治、经济、生活等各个方面发挥着重要的作用。因此网站建设在Internet 应用上的地位显而易见，它已成为政府、企事业单位信息化建设中的重要组成部分，从而倍受人们的重视。我们当代大学生更是离不开网络给我们带来的好处与便利.但是,我们成天浏览的网站网页到底是如何制作的呢?我想这一点很多同学都没有去深究过.所以,这学期我选择了”web网页设计”这门课, 本课程的设计目的是通过实践使同学们经历网页制作的全过程. 通过设计达到掌握网页设计、制作的技巧。 了解和熟悉网页设计的基础知识和实现技巧。根据题目的要求，给出网页设计方案，可以按要求，利用合适图文素材设计制作符合要求的网页设计作品。 熟练掌握Photoshop cs3、Dreamweaver cs等软件的的操作和应用。增强动手实践能力，进一步加强自身综合素质。学会和团队配合，逐渐培养做一个完整项目的能力。 二、设计题目 《红尘客栈》 三、结构设计 选定主题，确定题目之后，在做整个网站之前对网站进行需求分析。首先，做好需求调研。调研方式主要是上网查阅资料，在图书馆里翻阅相关书籍。 然后，调研结束之后对整个网站进行功能描述，并对网站进行总体规划，接着逐步细化。 我们选做的主题是个人主页，并且选定题目为“红尘客栈”，其目的是做一个简单的网站，介绍酒店概况，提供一定的资讯信息。 四、技术分析 (一)建立布局 在这次的网页设计中用到大量的布局，所以怎么样建立布局是关键。Dreamweaver cs3是大多数人设计网页的称手兵器，也是众多入门者的捷径。特别是其在布局方面的出色表现，更受青睐。大家都知道，没有表格的帮助，很难组织出一个协调合理的页面。 1.点击“ALT+F6”键，进入布局模式，插入布局表格。建立一个大概的布局。 2.使用背景图片：选中该项，按浏览可以插入一幅准备好的图片作为表格的背景，因为图片是以平铺的形式作为表格背景，所以表格大小和图片尺寸都要控制好。 （二）网页中的图像
计组-加法器实验报告
半加器、全加器、串行进位加法器以及超前进位加法器 一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器 将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器 将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器
4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker） 四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位
⑶超前进位加法器 将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。
二、实验器材 QuartusII仿真软件，实验箱 三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果
四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化 不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径 的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致
流量计性能测定实验报告doc
流量计性能测定实验报告 篇一：孔板流量计性能测定实验数据记录及处理篇二：实验3 流量计性能测定实验 实验3 流量计性能测定实验 一、实验目的 ⒈了解几种常用流量计的构造、工作原理和主要特点。 ⒉掌握流量计的标定方法（例如标准流量计法）。 ⒊了解节流式流量计流量系数C随雷诺数Re的变化规律，流量系数C的确定方法。 ⒋学习合理选择坐标系的方法。 二、实验内容 ⒈通过实验室实物和图像，了解孔板、1/4园喷嘴、文丘里及涡轮流量计的构造及工作原理。 ⒉测定节流式流量计（孔板或1/4园喷嘴或文丘里）的流量标定曲线。 ⒊测定节流式流量计的雷诺数Re和流量系数C的关系。 三、实验原理 流体通过节流式流量计时在流量计上、下游两取压口之间产生压强差，它与流量的关系为： 式中： 被测流体(水)的体积流量，m3/s； 流量系数，无因次；
流量计节流孔截面积，m2； 流量计上、下游两取压口之间的压强差，Pa ； 被测流体(水)的密度，kg／m3 。 用涡轮流量计和转子流量计作为标准流量计来测量流量VS。每一 个流量在压差计上都有一对应的读数，将压差计读数△P和流量Vs绘制成一条曲线，即流量标定曲线。同时用上式整理数据可进一步得到C—Re关系曲线。 四、实验装置 该实验与流体阻力测定实验、离心泵性能测定实验共用图1所示的实验装置流程图。 ⒈本实验共有六套装置，流程为：A→B(C→D)→E→F→G→I 。 ⒉以精度0.5级的涡轮流量计作为标准流量计，测取被测流量计流量（小于2m3/h流量时，用转子流量计测取）。 ⒊压差测量：用第一路差压变送器直接读取。 图1 流动过程综合实验流程图 ⑴—离心泵；⑵—大流量调节阀；⑶—小流量调节阀； ⑷—被标定流量计；⑸—转子流量计；⑹—倒U管；⑺⑻⑽—数显仪表；⑼—涡轮流量计；⑾—真空表；⑿—流量计平衡阀；⒁—光滑管平衡阀；⒃—粗糙管平衡阀；⒀—回流阀；⒂—压力表；⒄—水箱；⒅—排水阀；⒆—闸阀；⒇—
计算机控制技术实验报告
精品文档
精品文档 实验一过程通道和数据采集处理 为了实现计算机对生产过程或现场对象的控制，需要将对象的各种测量参数按 要求转换成数字信号送入计算机；经计算机运算、处理后，再转换成适合于对生产 过程进行控制的量。所以在微机和生产过程之间，必须设置信息的传递和变换的连 接通道，该通道称为过程通道。它包括模拟量输入通道、模拟量输出通道、数字量 输入通道、数字量输出通道。 模拟量输入通道：主要功能是将随时间连续变化的模拟输入信号变换成数字信 号送入计算机，主要有多路转化器、采样保持器和 A/D 转换器等组成。模拟量输出通道：它将计算机输出的数字信号转换为连续的电压或电流信 号，主要有 D/A 转换器和输出保持器组成。 数字量输入通道：控制系统中，以电平高低和开关通断等两位状态表示的 信号称为数字量，这些数据可以作为设备的状态送往计算机。 数字量输出通道：有的执行机构需要开关量控制信号 ( 如步进电机 ) ，计算机 可以通过 I/O 接口电路或者继电器的断开和闭合来控制。 输入与输出通道 本实验教程主要介绍以 A/D 和 D/A 为主的模拟量输入输出通道， A/D 和D/A的 芯片非常多，这里主要介绍人们最常用的 ADC0809和 TLC7528。 一、实验目的 1．学习 A/D 转换器原理及接口方法，并掌握ADC0809芯片的使用 2．学习 D/A 转换器原理及接口方法，并掌握TLC7528 芯片的使用 二、实验内容 1．编写实验程序，将－ 5V ~ +5V 的电压作为 ADC0809的模拟量输入，将 转换所得的 8 位数字量保存于变量中。 2．编写实验程序，实现 D/A 转换产生周期性三角波，并用示波器观察波形。 三、实验设备 + PC 机一台， TD-ACC实验系统一套， i386EX 系统板一块 四、实验原理与步骤 1．A/D 转换实验 ADC0809芯片主要包括多路模拟开关和 A/D 转换器两部分，其主要特点为：单 电源供电、工作时钟 CLOCK最高可达到 1200KHz 、8 位分辨率， 8 +个单端模拟输 入端， TTL 电平兼容等，可以很方便地和微处理器接口。 TD-ACC教学系统中的 ADC0809芯片，其输出八位数据线以及 CLOCK线已连到控制计算机的数据线及系统应用时钟1MCLK(1MHz) 上。其它控制线根据实验要求可另外连接(A 、B、C、STR、/OE、EOC、IN0～ IN7) 。根据实验内容的第一项要求，可以设计出如图 1.1-1 所示 的实验线路图。
计组-4位乘法器实验报告
实验4位乘法器实验报告 姓名：X XX 学号：X XX 专业：计算机科学与技术课程名称：计算机组成同组学生姓名：无 实验时间：实验地点：指导老师：XXX 一、实验目的和要求 1.熟练掌握乘法器的工作原理和逻辑功能 二、实验内容和原理 实验内容： 根据课本上例3-7的原理，来实现4位移位乘法器的设计。 具体要求：1. 乘数和被乘数都是4位 2. 生成的乘积是8位的 3. 计算中涉及的所有数都是无符号数 4.需要设计重置功能 5.需要分步计算出结果（4位乘数的运算，需要四步算出结果） 实验原理： 1.乘法器原理图
2.本实验的要求： 1.需要设计按钮和相应开关，来增加乘数和被乘数 2.每按一下M13，给一个时钟，数码管的左边两位显示每一步的乘 积 3.4步计算出最终结果后，LED灯亮，按RESET重新开始计算 三、主要仪器设备 1.Spartan-III开发板1套 2.装有ISE的PC机1台 四、操作方法与实验步骤 实验步骤： 1.创建新的工程和新的源文件 2.编写verilog代码（top模块、display模块、乘法运算模块、去抖动模块以及 UCF引脚） 3.进行编译 4.进行Debug 工作，通过编译。
5.. 生成FPGA代码，下载到实验板上并调试，看是否与实现了预期功能 操作方法： TOP: module alu_top(clk, switch, o_seg, o_sel); input wire clk; input wire[4:0] switch; output wire [7:0] o_seg; // 只需七段显示数字，不用小数点 output wire [3:0] o_sel; // 4个数码管的位选 wire[15:0] disp_num; reg [15:0] i_r, i_s; wire [15:0] disp_code; wire o_zf; //zero detector initial begin i_r <= 16'h1122; //0x1122 i_s <= 16'h3344; //0x3344 end alu M1(i_r, i_s, switch[4:2], o_zf, disp_code); display M3(clk, disp_num, o_seg, o_sel); assign disp_num = switch[0]?disp_code:(switch[1] ? i_s : i_r); endmodule
计网实验报告(三) (4500字)
计算机网络实验报告（三） ——编程实现可靠数据传输原理 go-back-n （一）实验目的： 运用各种编程语言实现基于go-back-n 的可靠数据传输软件。通过本实验，使学生能够对可靠数据传输原理有进一步的理解和掌握。 （二）实验内容: (1).选择合适的编程语言编程实现基于go-back-n 的可靠数据传输软件。 (2).在实际网络环境或模拟不可靠网络环境中测试和验证自己的可靠数据传输软件。 （三）实验原理: 1.gbn协议含义：go-back-n arq 中文翻译为后退n式arq、回退n式arq。该协议对传统的自动重传请求 （arq,automatic repeat reques）进行了改进，从而实现了在接收到ack之前能够连续发送多个数据包。 在go-back-n arq中，发送端不需要在接收到上一个数据包的ack后才发送下一个数据包，而是可以连续发送数据包。在发送端发送数据包的过程中，如果接收到对应已发送的某个数据包的nack，则发送端将nack对应的某个数据包进行重发，然后再将该数据包之后的数据包依次进行重发。 后退n帧arq的图例: 后退n帧arq就是从出错处重发已发出过的n个帧。 2.go-back-n 的有限状态机模型表示如图所示： (a) (b) 图3.1 go-back-n 的有限状态机模型（a）发送端 (b)接受端 （四）实验步骤： 在eclipse平台编写并调试gbn模拟java程序，观察三组以上实验结果，验证程序可以正确模拟gbn的发送规则。 （五）实验结果： 以下为随机数模拟的某次发送情况： 接收方开始接收分组数据！ 发送方开始发送分组数据！ 发送方现在开始第一次发送序号为0的数据分组 当前窗口内的分组情况为： 第0号窗口里面存放的是序号为1的马上待发送的数据分组！ 第1号窗口里面存放的是序号为2的马上待发送的数据分组！ 第2号窗口里面存放的是序号为3的马上待发送的数据分组！ 接收方收到了序号为0的分组！ 该数据分组正是接收方所期待的，接收方接受了它并准备回送对应的ack！发送方收到了ack，序号为0并且开始加以确认！ 发送方现在开始第一次发送序号为1的数据分组 当前窗口内的分组情况为： 第0号窗口里面存放的是序号为2的马上待发送的数据分组！ 第1号窗口里面存放的是序号为3的马上待发送的数据分组！
计组实验二实验报告-80868088指令系统
HUNAN UNIVERSITY 课程实习报告 题目： 8086/8088指令系统 学生姓名 学生学号 专业班级计算机科学与技术2班 指导老师 完成日期2013年4月21日
一、实验目的 利用debug工具的e和u功能找出8086/8088指令系统的指令格式中各种操作吗编码对应的指令功能，得到8086/8088操作吗从00~FF所对应的的汇编指令的名字。并加以分析总结，形成你的关于8086/8088指令系统操作码编码方法的实验报告。 二、实验过程 1、编写C++程序，生成debug的输入文件（shuru.txt） 2、将shuru.txt复制到debug的根目录下，在debug界面输入如下指令“debug
打开out2.txt，对256条记录进行分析。 三、256条记录 指令码汇编指令 ------------------------------------------------------------- 0B76:0100 0000 ADD [BX+SI],AL 0B76:0100 0100 ADD [BX+SI],AX 0B76:0100 0200 ADD AL,[BX+SI] 0B76:0100 0300 ADD AX,[BX+SI] 0B76:0100 0400 ADD AL,00 0B76:0100 050000 ADD AX,0000 0B76:0100 06 PUSH ES 0B76:0100 07 POP ES 0B76:0100 0800 OR [BX+SI],AL 0B76:0100 0900 OR [BX+SI],AX 0B76:0100 0A00 OR AL,[BX+SI] 0B76:0100 0B00 OR AX,[BX+SI] 0B76:0100 0C00 OR AL,00 0B76:0100 0D0000 OR AX,0000 0B76:0100 0E PUSH CS 0B76:0100 0F DB 0F 0B76:0100 1000 ADC [BX+SI],AL 0B76:0100 1100 ADC [BX+SI],AX 0B76:0100 1200 ADC AL,[BX+SI] 0B76:0100 1300 ADC AX,[BX+SI] 0B76:0100 1400 ADC AL,00 0B76:0100 150000 ADC AX,0000 0B76:0100 16 PUSH SS 0B76:0100 17 POP SS 0B76:0100 1800 SBB [BX+SI],AL 0B76:0100 1900 SBB [BX+SI],AX 0B76:0100 1A00 SBB AL,[BX+SI] 0B76:0100 1B00 SBB AX,[BX+SI] 0B76:0100 1C00 SBB AL,00 0B76:0100 1D0000 SBB AX,0000 0B76:0100 1E PUSH DS 0B76:0100 1F POP DS 0B76:0100 2000 AND [BX+SI],AL 0B76:0100 2100 AND [BX+SI],AX 0B76:0100 2200 AND AL,[BX+SI] 0B76:0100 2300 AND AX,[BX+SI] 0B76:0100 2400 AND AL,00 0B76:0100 250000 AND AX,0000
计算机网络模拟器实验报告记录(1)
计算机网络模拟器实验报告记录(1)
————————————————————————————————作者：————————————————————————————————日期：
计算机网络模拟器实验报告 学院：学号：姓名： 实验名称：计算机网络模拟器试验 实验说明：共5个实验，其中前3个必做，后2个选做。 一、实验目的 1、掌握模拟器软件的使用方法； 2、掌握配置PC、交换机、路由器的方法； 3、掌握为交换机设置VLAN，为端口设置TRUNK的 方法。 二、实验环境（请注意关闭杀毒软件） WinXP/WIN7、HW－RouteSim 2.2（软件请到BB 课程资源下载，下载后直接解压缩运行；下载前请 关闭杀毒软件） 三、实验步骤及结果 实验一：计算机和交换机基本设置 添加一个交换机，两个计算机，连接A电脑到交换机3号端口，B电脑到6号端口，双击交换机，进入终端配置：
计算机控制技术实验报告
计算机控制技术实验报告 实验一系统认识及程序调试练习 实验目的 1．掌握TD-ACC+实验教学系统联机软件中的各菜单功能，熟练掌握其中的程序编辑、编译、链接、加载及调试方法。 2．了解TD-ACC+实验教学系统的系统资源及硬件操作环境。 实验设备 PC 机一台，TD-ACC+实验系统一套 实验内容 1．阅读“第一部分i386EX 系统板介绍”，了解TD-ACC+实验教学系统的构成； 2．读懂实验程序，对实验程序进行编辑、编译、链接、加载及调试练习。 实验原理 调试下列程序：在显示器上显示一行26个英文字母，换行后重复进行。 第一种实现方法：显示两行字母之间的延时时间采用软件延时方式。 实验程序1（采用软件延时方式） CODE SEGMENT ASSUME CS:CODE START: MOV CX,001AH ；显示字符个数（26）→CX MOV AH, 01 MOV AL, 13 INT 10H ；显示换行 CALL DELAY ；调用延时子程序 MOV AL,41H ；送字符‘A’的ASCⅡ码 AGAIN: MOV AH,01 ；显示一个字符 INT 10H INC AL ；下一显示字符的ASCⅡ码 LOOP AGAIN ；连续显示26个字母 JMP START ；重复进行 DELAY: PUSH CX ；延时子程序 MOV CX,0FFFFH DEL1: PUSH AX
POP AX LOOP DEL1 POP CX RET CODE ENDS END START 第二种实现方法：显示两行字母之间的间隔时间用内部定时器8254进行控制，时间到由定时器的OUT 端发出脉冲信号到中断控制器8259的中断信号输入端，向CPU 请求中断，在中断程序中完成显示一行字母的功能。 硬件接线如图1-1，用排线将i386内部1#定时器 输出OUT1连接到8259的一个中断请求端IRQ7。 8254与8253类似，它们的编程方式是兼容的，其控制字格式如下： D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 SC 1 SC 0——所选计数器 0 0 计数器0 0 1 计数器1 1 0 计数器2 1 1 无意义 RW 1 RW 0——读/写格式 0 0 锁定当前计数值（供CPU 读取） 0 1 只读/写低8位 1 0 只读/写高8位 1 1 先读/写低8位，后读/写高8位 M 2 M 1M 0——工作方式选择 0 0 0 方式0 0 0 1 方式1 X 1 0 方式2 X 1 1 方式3 1 0 0 方式4 1 0 1 方式5 BCD ——计数格式 0 计数器按二进制格式计数 1 计数器按BCD 码格式计数 实验程序2（采用定时中断方式） CODE SEGMENT ASSUME CS:CODE START: MOV AX,OFFSET IRQ7；填写8259的7号中断矢量入口地址的偏移量 MOV SI,003CH ；填写8259中断7的中段矢量 MOV [SI],AX ；填偏移量矢量 MOV AX,CS ；填写8259中断矢量入口地址的段地址 MOV SI,003EH ；填写7号中断段地址矢量 MOV [SI],AX CLI ；关系统总中断 CALL SYSINTI ；调用系统初始化子程序 MOV DX,0F043H MOV AL,076H ；初始化1＃定时器 OUT DX,AL MOV DX,0F041H MOV AL,10H ；定时10ms 时间常数低8位 OUT DX,AL ；写1#定时器定时常数的低字节 SC 1 SC 0 RW 1 RW 0 M 2 M 1 M 0 BCD 24MHz TMROUT1 INT3 TMRCLK1 CLK2 i386EX CPU 分频 OUT1 IRQ7 1M 图1-1
计组实验报告.
武汉大学计算机学院计算机科学与技术专业 CPU设计实验报告 实验名称:开放式实验CPU设计课题名称: 计算机组成原理 班级: 指导教师：徐爱萍 组长: 组员: 二零一五年三月
目录 目录 (1) 1 实验环境 (2) 1.1 Quartus Ⅱ介绍 (2) 1.2 硬件描述语言（VHDL） (3) 1.3实验的主要成果 (3) 2 实验要求 (5) 2. 1 指令格式要求 (5) 2. 2 指令流程及微信号序列分析 (6) 2.2.1 ADD指令分析 (6) 2.2.2 ADC指令分析 (7) 2.2.3 SUB指令分析 (7) 2.2.4 SBC指令分析 (7) 2.2.5 INC指令分析 (7) 2.2.6 DEC指令分析 (8) 2.2.7 SHL指令分析 (8) 2.2.8 SHR指令分析 (8) 2.2.9 MOVR指令分析 (8) 2.2.10 MOVD指令分析 (9) 2.2.11 LDRR指令分析 (9) 2.2.12 STRR指令分析 (10) 2.2.13 JMP指令分析 (10) 2.2.14 JRC指令分析 (11) 2.2.15 JRZ指令分析 (11) 2.2.16 JRS指令分析 (11) 2.2.17 CLC指令分析 (11) 2.2.18 STC指令分析 (11) 3.部件仿真实验 (11) 3.1 八个通用寄存器设计与仿真 (11) 3.1.1 设计代码 (11) 3.1.2 RTL连接图 (17) 3.1.3 仿真过程 (17) 3.2算术逻辑单元设计与仿真 (18) 3.2.1 设计代码 (18) 3.2.2 RTL连接图 (21) 3.2.3 仿真过程 (22) 4. CPU设计 (23) 4.1取指设计 (23) 4.2指令译码的设计 (25) 4.3执行部分设计 (28) 4.4存储器部分设计 (31) 4.5通用寄存器组设计 (32)
计控实验报告Matlab系统仿真
实验Matlab系统仿真（一）MA TLAB语言编程： 1用MATLAB完成矩阵的各种运算 打开matlab软件，输入矩阵矩阵A= 在“command window（命令窗口）”里输入： A=[11 12 13 14;21 22 23 24;31 32 33 34;41 42 43 44]%矩阵A A（：1）%取矩阵A的第一列元素 A（2，：）%取矩阵A的第二行素 A（1:2,2:3）%取矩阵A的第一二行第二三列元素 A（：，1:2）%取矩阵A的第一列与第二列元素 2 绘制数学函数的图形 函数y(t)=1-2e-tsin(t) (0= 实验二存储器实验 一、实验目的 熟悉和了解存储器组织与总线组成的数据通路。 二、实验原理 存储器是计算机的存储部件，用于存放程序和数据。存储器是计算机信息存储的核心，是计算机必不可少的部件之一，计算机就是按存放在存储器中的程序自动有序不间断地进行工作。本系统从提高存储器存储信息效率的角度设计数据通路，按现代计算机中最为典型的分段存储理念把存储器组织划分为程序段、数据段等，由此派生了数据总线（DBUS）、指令总线（IBUS）、微总线（ BUS）等与现代计算机设计规范相吻合的实验环境。该存储器组织由二片6116构成具有奇偶概念的十六位信息存储体系，该存储体系AddBus由PC指针和AR 指针分时提供，E/M控位为“0”时选通PC，反之选通AR。该存储体系可随机定义总线宽度，动态变更总线结构，把我们的教学实验提高到能与现代计算机设计规范相匹配与接轨的层面。 连线信号孔接入孔作用有效电平 1 DRCK CLOCK 单元手动实验状态的时钟来源下降沿打入 2 W K6(M6) 总线字长：1=16位字操作，0=8位字节操作 3 XP K7(M7) 源部件奇偶标志：1=偶寻址，0=奇寻址 4 X2 K10(M10) 源部件定义译码端X2 三八译码 八中选一5 X1 K9(M9) 源部件定义译码端X1 四、实验过程 1. 存储器数据段读写操作 (1) 数据段写操作（字） 在进行数据存储器字操作时，地址线A0必须为0（偶地址）。向数据段的0000~0005h 存储单元写入11 22 33 44 55 66一串数据，以0000h 地址单元写入数据1122h 为例表述操作流程。 置地址I/O=0000h AR 地址写入(0000h)置数据I/O=1122h 存储器写入(1122h)关存储器写X2 X1 X0=011XP W=11 LDAR(K17)=0 MWR(K21)=1按[单拍] E/M(K23)=1LDAR(K17)=1按[单拍] MWR(K21)=0 (2) 数据段读操作（字） 依次读出数据段0~0005h 单元的内容，这里以0000h 地址单元读出为例阐述操作流程。 置地址I/O=0000h AR 地址写入(0000h)关AR 写使能存储器读出(1122h)数据总线显示存储器值 X2 X1 X0=011XP W=11 LDAR(K17)=0 E/M(K23)=1LDAR(K17)=1按 [单拍] X2 X1 X0=100W=1 2. 存储器程序段读写操作 (1) 程序段字节写操作 计算机规范的取指操作均以字节为单位。所以本实验以字节操作方式展开。程序段写入必须从定义地址入手，然后再进入程序存储器的写入。 PC 指针是带预置加法计数器，因此在输入起始地址后一旦后续地址为PC+1的话就不需重装PC ，用PC+1指令完成下续地址的读写操作。 PC 地址装载写入与PC+1写入流程 置地址I/O=0000h PC 地址写入(0000h)I/O=1234h 12h →[PC]地址增量PC+1关存储器写X2 X1 X0=011XP W=11 E/M(K23)=0LDPC(K22)=0MWR(K21)=1W=0，按[单拍] LDPC(K22)=1MWR(K21)=0 E/M(K23)=1LDPC(K22)=1按[单拍] LDPC(K22)=0MWR(K21)=1XP=0,按[单拍] (2) 程序段字节读操作 PC 地址装载读出及PC+1读出流程 X2 X1 X0=011XP W=11 E/M(K23)=0LDPC(K22)=0X2 X1 X0=100XP=1, W=0 LDPC(K22)=1按[单拍] E/M(K23)=1LDPC(K22)=1按[单拍] 按[单拍] 五、结果分析 电气工程学院 计算机网络实验报告 姓名：彭思琦 学号：15291191 指导教师：张洪和 实验日期：2017-12-09 18:00-22:00 一、计算机信息 计算机的 IP 地址：192.168.0.5 子网掩码：255.225.255.0 默认网关：无 二、 报告内容 1 ) 画出实验室的网络拓扑图， 将每个网络用 CIDR 记法进行表示， 并注明你用的电脑处在哪一个网络。 实验室的网络拓扑图： 1. 由机房电脑组成的网络中，用 CIDR 记法要写成： 192.168.0.0/24 WAN LAN:10.10.10.1 LAN:192.168.1.1 2. TCPIP_1 CIDR 记法为：10.10.10.1/24 TCPIP_2 CIDR 记法为: 192.168.1.1/24 1 . 实验一任务一 2)在你的电脑上打开cmd 窗口，ping 一下192.1 68.0.0 网络的任何一台在线的主机，将实际运行结果进行图片保存，粘贴到实验报告上。 PING 本机 PING 百度（此部分在寝室完成） 3)在ping 的过程中，利用wireshark 捕捉包含对应ICMP 报文的MAC 帧，将此MAC 帧的各个控制字段，以及此MAC 帧中包含的IP 数据报的各个控制字段，进行标注或者用文字列出。本机IP:172.27.69.177 目的地址：74:1f:4a:9b:a1:67 源地址：30:10:b3:b8:bd:a3 类型：协议类型ipv4（8000） 版本：4 首部长度：5 首部长度5*4=20 字节 区分服务：00 计算机控制技术实验报告 实验一信号的采样与保持 一、实验目的 1．熟悉信号的采样和保持过程。 2．学习和掌握香农(采样)定理。 3．学习用直线插值法和二次曲线插值法还原信号。 二、实验设备 PC 机一台，TD-ACS实验系统一套，i386EX 系统板一块。 三、实验原理 香农（采样）定理：若对于一个具有有限频谱（max ωω<）的连续信号)(t f 进行采 样，当采样频率满足max 2ωω≥s 时，则采样函数)(t f *能无失真地恢复到原来的连续信号 )(t f 。max ω为信号的最高频率，s ω为采样频率。 四．实验内容 1．采样与保持 编写程序，实现信号通过 A/D 转换器转换成数字量送到控制计算机，计算机再把数字量送到 D/A 转换器输出。 实验线路图如图2-1所示，图中画“○”的线需用户在实验中自行接好，其它线系统已连好。 STR /OE EOC CLOCK IN7 A B C D0 ┆ D7 +5V i386EX CPU 24MHz TMROUT1INT3(主8259IRQ7)TMRCLK1 WR#CLK2 M/IO# A0 XD0┆XD7 OUT1/IOY01MHz 分频模数转换单元 控制计算机 /CS /WR A0 OUT1D0 ┆ D7 /IOY1 /IOW IRQ7 数模转换单元 正弦波OUT 图2-1 采样保持线路图 控制计算机的“OUT1”表示386EX 内部1#定时器的输出端，定时器输出的方波周期＝定时器时常，“IRQ7”表示386EX 内部主片8259的“7”号中断，用作采样中断。正弦波单元的“OUT ”端输出周期性的正弦波信号，通过模数转换单元的“IN7”端输入,系统用定时器作为基准时钟（初始化为10ms ），定时采集“IN7”端的信号，转换结束产生采样中断，在中断服务程序中读入转换完的数字量，送到数模转换单元，在“OUT1”端输出相应的模拟信号。由于数模转换器有输出锁存能力，所以它具有零阶保持器的作用。 采样周期T= TK×10ms ，TK 的范围为01~ FFH ，通过修改TK 就可以灵活地改变采样周期，后面实验的采样周期设置也是如此。零阶采样保持程序流程图如图2-2所示。 2、设计报告 2、1实验方法 本实验要完成的工作主要包括： 1、指令系统的设计 2、利用VHDL语言完成实验CPU的设计，包括通用寄存器的设计、取值部分设计、指令译 码设计、执行设计、存储器设计、程序包设计和顶层设计设计 3、在Quatus II 平台上进行仿真，并下载到TEC-CA教学实验箱上进行调试。 这三大部分为并行关系，只有在完成上一部分的基础上才能继续进行下一步，而第二大部分可以同时并行进行。 实验的主要流程图为图2.1所示。 图2.1 在指令系统和CPU逻辑设计时，主要的方法是先根据老师给的指令要求，确定CPU所要实现的功能，根据寄存器等的情况划分指令格式，然后根据功能写出指令，根据不同指令的特点将它们分组并确定操作码；接下来设想每条指令的执行过程，需要哪些硬件支持，最后确定整个CPU的逻辑结构图。 2、2总体说明 2.2.1 CPU组成部件 实验CPU由5部分组成：取指部分instru_fetch、指令译码部分decoder_unit、执行部分exe_unit、存储器部分memory_unit和通用寄存器组fegile.另外，还有一个程序包exe_cpu_components，将各底层设计实体作为元件存储，供各设计实体使用。顶层设计实体exe_cpu完成5个组成部分的链接。 GR（8位，4个寄存器），ALU（8位），时序节拍发生器timer,AR(8位)，IR（8位），PC(8位)、PC(8位)，RAM(8位)，组合期间T1，T2，T3。逻辑控制器件controller，地址总线（8位），数据总线（8位）。 2、2、2整机原理实验图 图2.2.1 图2.2.2 计算机网络实验报告（一） ——Windows环境下用java实现web服务器 （一）实验目的： 通过本实验进一步理解HTTP协议的技术细节以及WEB服务器的实现原理并了解java提供的支持TCP协议的借口和类的使用。 （二）实验内容: （1）处理一个http请求 （2）接收并解析http请求 （3）从服务器文件系统中获得被请求的文件 （4）创建一个包括被请求的文件的http响应信息 （5）直接发送该信息到客户端 （三）实验原理: HTTP协议的作用原理： WWW是以Internet作为传输媒介的一个应用系统，WWW网上最基本的传输单位是Web网页。WWW的工作基于客户机/服务器计算模型，由Web 浏览器(客户机)和Web服务器(服务器)构成，两者之间采用超文本传送协议（HTTP）进行通信。HTTP协议是基于TCP/IP 协议之上的协议，是Web浏览器和Web服务器之间的应用层协议，是通用的、无状态的、面向对象的协议。HTTP协议的作用原理包括四个步骤： (1) 连接：Web浏览器与Web服务器建立连接，打开一个称为socket（套接字）的虚拟文件，此文件的建立标志着连接建立成功。 (2) 请求：Web浏览器通过socket向Web服务器提交请求。HTTP的请求一般是GET或POST命令（POST用于FORM参数的传递）。GET命令的格式为： GET 路径/文件名HTTP/1.0 文件名指出所访问的文件，HTTP/1.0指出Web浏览器使用的HTTP版本。 (3) 应答：Web浏览器提交请求后，通过HTTP协议传送给Web服务器。Web服务器接到后，进行事务处理，处理结果又通过HTTP传回给Web浏览器，从而在Web浏览器上显示出所请求的页面。 原理示意图如下： （四）实验步骤： 考虑利用java提供给TCP的端口和系统定义类进行传输实现，大致分为以下几步： (1) 创建ServerSocket类对象，监听端口7977。这是为了区别于HTTP的标准TCP/IP 端口80而取的； (2) 等待、接受客户机连接到端口7977，得到与客户机连接的socket； (3) 创建与socket字相关联的输入流instream和输出流outstream； (4) 从与socket关联的输入流instream中读取一行客户机提交的请求信息，请求信息的格式为：GET 路径/文件名HTTP/1.0 (5) 从请求信息中获取请求类型。如果请求类型是GET，则从请求信息中获取所访问的HTML文件名index.html。 (6) 如果HTML文件存在，则打开HTML文件，把HTTP头信息和HTML文件内容通过socket传回给Web浏览器，然后关闭文件。否则发送错误信息给Web浏览器； (7) 关闭与相应Web浏览器连接的socket字。计算机组成原理实验报告二
计网实验报告
计算机控制技术实验报告.(DOC)
计组实验报告--部分
计网实验报告(一)