触发器基本原理
基本RS触发器
1 基本RS触发器的工作原理
基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。
(a) (b)
图1 基本RS触发器电路图和逻辑符号
定义A门的一个输入端为Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定， Rd和 Sd 端就随之确定，再不能任意更改。
2 两个稳态
这种电路结构，可以形成两个稳态，即
Q =1，Q=0，Q=0，Q =1
当 Q=1时，Q=1和 Rd =1决定了A门的输出，即Q=0 ， Q=0反馈回来又保证了Q=1 ；当 Q=0时，Q=1，Q=1和 Sd =1决定了B门的输出，即 Q=0，Q=0又保证了Q =1 。
在没有加入触发信号之前，即 Rd和Sd 端都是高电平，电路的状态不会改变。
3 触发翻转
电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。
Rd和Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。
在 Rd 端加低电平触发信号，Rd =0，于是Q =1 ， Q =1和Sd =1决定了Q=0 ，触发器置“0”。 Rd 是置“0”的触发器信号。
Q=0以后，反馈回来就可以替代Rd =0的作用， Rd=0就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。
在Sd 端加低电平触发信号，Sd =0，于是Q =1 ， Q =1和 Rd =1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来， Sd =0才可以撤消， Sd是置“1”的触发器信号。
如果是由或非门构成的基本RS触发器，触发信号是高电平有效。此时直接置“0”端用符号Rd；直接置“1”端用符号Sd。
4 真值表和特征方程
以上过程，可以用真值表来描述，见上表。表中的Qn和 Qn表示触发器的现在状态，简称现态；Qn+1和Qn+1表示触发器在触发脉冲作用后输出端的新状态,简称次态。对于新状态Qn+1而言，Qn也称为原状态。上表真值表表中Qn=Qn+1表示新状态等于原状态，即触发器没有翻转，触发器的状态保持不变。必须注意的是，一般书上列出的基本RS触发器的真值表中，当 Rd =0、 Sd =0时，Q的状态为任意态。这是指当 Rd 、Sd 同时撤消时，Q端状态不定。若当 Rd =0、Sd =0时，Q =1，状态都为“1”，是确定的。但这一状态违背了触发器Q端和 Q端状态必须相反的规定，是不正常的工作状态。若Rd 、Sd不同时撤消时，Q端状态是确定的，但若Rd 、Sd同时撤消时，Q端状态是不确定的。由于与非门响应有延迟，且两个门延迟时间不同，这时哪个门先动做了，触发器就保持该状态，这一点一定不要误解。但具体可见例1 。
把上表所列逻辑关系写成逻辑函数式，则得到
利用约束条件将上式化简，于是得到特征方程
例1：画出基本RS触发器在给定输入信号 Rd 、和Sd 的作用下，Q端和 Q 端的波形。输入波形如图2所示。
解：此例题的解答见图2的下半部分。
图2 例1的解答波形图
5 状态转换图
对触发器这样一种时序数字电路，它的逻辑功能的描述除了用真值表外，还可以用状态转换图。真值表在组合数字电路中已经采用过，而状态转换图在这里是第一次出现。实际上，状态转换图是真值表的图形化，二者在本质上是一致的，只是表现形式不同而已。基本RS触发器的状态转换图如图3所示。
图中二个圆圈，其中写有0和1代表了基本RS触发器的两个稳态，状态的转换方向用箭头表示，状态转换的条件标明在箭头的旁边。从“1”状态转换到“0”状态，为置“0”，对应真值表中的第一行；从“0”状态转换到“1”状态，为置“1”，对应真值表中的第二行；从“0”状态有一个箭头自己闭合，即源于“0”又终止于“0”，对应真值表的第一行置“0”和第三行的保持；从“1”状态有一个箭头自己闭合，即源于
“1”又终止于“1”，对应真值表的第二行置“1”和第三行的保持。
图3 基本RS触发器的状态转换图
6 集成基本RS触发器
(1)．TTL集成RS触发器
图4所示TTL集成基本RS触发器74279、74LS279的逻辑电路和引出端功能图。在一个芯片上，集成了两个如图4(a)所示的电路和两个如图4(b)所示的电路，共4个触发器。
图4 (a)单触发电路 (b)两个触发端电路 (c)引出端功能图
(2)．CMOS集成RS触发器CC4043
CC4043中集成了4个基本RS触发器，逻辑符号如图5所示。
图5 CC4043)引出端功能图
同步时钟RS触发器
1 同步时钟触发器引出
基本RS触发器具有置“0”和置“1”的功能，这种功能是由触发信号决定的，什么时刻来 Rd 或Sd 信号就什么时刻置“0”或置“1”。也就是说Rd 或Sd到来，基本RS触发器随之翻转，这在实际应用中会有许多不便。在一个由多个触发器构成的电路系统中，各个触发器会有所联系，一旦有一个发生翻转，其它与之连接的触发器会陆续翻转。这在各触发器的时间关系上难于控制，弄不好会在各触发器的状态转换关系上造成错乱。为此我们希望有一种这样的触发器，它们在一个称为时钟脉冲信号（Clock Pulse）的控制下翻转，没有CP就不翻转，CP来到后才翻转。至于翻转成何种状态，则由触发器的数据输入端决定，或根据触发器的真值表决定。这种在时钟控制下翻转，而翻转后的状态由翻转前数据端的状态决定的触发器，称为时钟触发器。
关注我的微信公众账号，"电路图", 或者微信公众号dialutu, 每周发一到两个最好的精品电路和设计技巧。
(注意dia后面没有n，注册的时候敲错了，腾讯不让改，杯具)，扫描右面二维码也可以直接关注。
扫描二维码
关键词：基本触发器原理
触发器基本原理
基本RS触发器 1 基本RS触发器的工作原理 基本RS触发器的电路如图1（a）所示。它是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成。图（b）是基本RS触发器逻辑符号。基本RS触发器也称为闩锁（Latch）触发器。 (a) (b) 图1 基本RS触发器电路图和逻辑符号 定义A门的一个输入端为Rd 端，低电平有效，称为直接置“0”端，或直接复位端（Reset），此时 Sd 端应为高电平；B门的一个输入端为 Sd 端，称为直接置“1”端，或直接置位端（Set），此时 Rd 端应为高电平。我们定义一个与非门的输出端为基本RS触发器的输出端Q ，图中为B门的输出端。另一个与非门的输出端为 Q 端，这两个端头的状态应该相反。因基本RS触发器的电路是对称的，定义A门的输出端为Q端，还是定义B门的输出端为Q端都是可以的。一旦Q端确定， Rd和 Sd 端就随之确定，再不能任意更改。 2 两个稳态 这种电路结构，可以形成两个稳态，即 Q =1，Q=0，Q=0，Q =1 当 Q=1时，Q=1和 Rd =1决定了A门的输出，即Q=0 ， Q=0反馈回来又保证了Q=1 ；当 Q=0时，Q=1，Q=1和 Sd =1决定了B门的输出，即 Q=0，Q=0又保证了Q =1 。 在没有加入触发信号之前，即 Rd和Sd 端都是高电平，电路的状态不会改变。 3 触发翻转 电路要改变状态必须加入触发信号，因是与非门构成的基本RS触发器，所以，触发信号是低电平有效。若是由或非门构成的基本RS触发器，触发信号是高电平有效。 Rd和Sd 是一次信号，只能一个一个的加，即它们不能同时为低电平。 在 Rd 端加低电平触发信号，Rd =0，于是Q =1 ， Q =1和Sd =1决定了Q=0 ，触发器置“0”。 Rd 是置“0”的触发器信号。 Q=0以后，反馈回来就可以替代Rd =0的作用， Rd=0就可以撤消了。所以， Rd 不需要长时间保留，是一个触发器信号。 在Sd 端加低电平触发信号，Sd =0，于是Q =1 ， Q =1和 Rd =1决定了Q=0 ，触发器置“1”。但Q=0 反馈回来， Sd =0才可以撤消， Sd是置“1”的触发器信号。
触发器工作原理
触发器工作原理 触发器是一种电气控制设备，它能够以电气方式触发、操作和控制电路中的高压设备。它的作用是使电路的互联设备可以启动、中断、改变其工作频率和调节其工作方式。触发器的原理可以概括为：外界控制量改变控制电源的特定参数，触发器接收到变化的控制量后，根据设计要求，再转换成适当大小的信号，发送给控制电路，使电路的工作状态发生变化，从而达到控制的目的。 触发器可以分为模拟和数字两种类型，模拟触发器以一定程度的连续变化范围来控制电气信号，而数字触发器则是控制电气信号的某一特定状态，多用于开关控制。触发器还可分为继电器和电子触发器，前者利用磁感应原理，后者利用电子元件，如电子管、反相器和芯片等。 继电器是最常用的触发器，它能够实现高电压低电压的转换，其内部由螺钉、线圈、芯芭和滑动物组成，当线圈范围内的电流变化时，磁感应的作用使芯芭从原来安置的位置被调动，实现了电路的开关控制。 电子触发器利用电子元件，以某一特定的输入信号控制信号的开关，因此，它的反应速度较快，可用来实现更复杂的控制要求。它的构成主要由稳压器、断开电源元件、功率放大器、放大器电源元件、控制电源元件、和控制电源变换元件等组成。 在当今的网络环境下，触发器在互联网技术中有着重要的作用，它可以通过网络控制流量，调节设备的工作方式，更加灵活的安排机器任务，将任务分配给不同的设备，从而实现业务的有效率的处理。 总的来说，触发器的工作原理就是外界控制量改变控制电源的特定参数，根据设计要求，产生控制信号，控制和操作电路中的高压设备，从而实现对电气信号的控制。在当今面向互联网的技术环境中，触发器越来越受到重视，因为它可以帮助解决网络流量的控制问题，提高互联网的操作效率。
数电触发器的工作原理
数电触发器的工作原理 数字电路中的触发器（Flip-Flop）是一种基本的数据存储单元，它可以在输入信号的作用下，将二进制数据的状态进行翻转，并存储在电路中。触发器在数字电路中有着广泛的应用，如计数器、移位寄存器等。下面将对数电触发器的工作原理进行详细的介绍，主要包含以下几个方面： 1.逻辑门电路 数电触发器是由逻辑门电路组合而成的，其中最常用的逻辑门是基本逻辑门（AND、OR、NOT）和传输门（Transistor）。逻辑门电路通过组合可以实现对输入信号的逻辑运算，为触发器的状态翻转提供基础。 2.输入信号 输入信号是触发器状态翻转的驱动力，它可以是来自其他触发器的输出信号或者外部输入信号。当输入信号满足一定的逻辑关系时，触发器的状态会发生翻转。 3.输出信号 输出信号是触发器状态翻转的结果，它可以在外部电路中使用。输出信号的状态通常只有两种情况，高电平或低电平。当触发器的状态发生翻转时，输出信号的状态也会随之改变。 4.状态转移 状态转移是触发器最重要的工作过程之一，它是指触发器在输入信号的作用下，将当前状态翻转并存储新状态的过程。在这个过程中，
触发器会根据不同的逻辑关系进行状态转移操作。 5.动作时序 动作时序是指触发器在状态转移过程中，各个部件的动作顺序和时间关系。为了保证触发器的正常工作，各个部件需要在特定的时间节点上完成自己的动作。 6.反馈机制 反馈机制是指触发器在状态转移过程中，通过反馈线路对电路进行反馈控制的过程。这种反馈控制可以实现对电路的稳定控制，确保触发器的状态翻转准确无误。 7.记忆功能 记忆功能是触发器的核心功能之一，它是指触发器可以存储二进制数据的能力。当触发器接收到一个输入信号时，它可以将该信号的状态存储下来，并保持到下一个输入信号到来时再进行状态翻转。这样，触发器就可以实现对二进制数据的存储和记忆。 8.稳定性 稳定性是指触发器在各种环境条件下保持正常工作的能力。为了保证触发器的正常工作，需要采取一系列的稳定措施，如采用稳定的逻辑门电路、设计合理的反馈线路等。同时，还需要对触发器进行严格的测试和验证，以确保其具有较高的稳定性。
D触发器基本原理
D触发器基本原理 D触发器是一种常用的数字逻辑电路元件，用于存储和处理时钟信号 和输入信号。它可以用于各种应用，如频率除法器、计数器、寄存器等。 D触发器的基本原理涉及到存储和传输数据的过程。 D触发器是由几个逻辑门组成的，最常见的是由两个与门和一个反相 器组成。它的工作原理如下： 1.存储：D触发器可以存储一个输入信号。当时钟信号为高电平时， 输入信号被存储在触发器中。这意味着，当时钟信号为低电平时，输入信 号不会被存储，而是维持之前的状态。 2.传输：当时钟信号为高电平时，输入信号被传输到输出端。这意味着，当时钟信号为低电平时，输出信号的值保持不变，直到下一个时钟上 升沿到来。 3.反馈：D触发器还可以通过反馈电路来实现逻辑门电路的功能。通 过将输出信号与输入信号连接起来，可以实现逻辑门运算，如与门、或门等。 D触发器的工作原理可以通过以下步骤简单描述： 1.输入信号传输：当时钟信号为高电平时，输入信号被传输到输出端，并存储在触发器中。当时钟信号为低电平时，输入信号不会被传输。 2.数据存储：当时钟信号为高电平时，D触发器存储输入信号。这意 味着，即使输入信号发生变化，触发器的输出信号也不会立即变化。直到 下一个时钟上升沿到来，新的输入信号被存储和传输到输出端。
3.时序控制：D触发器的输出信号在时钟信号的控制下进行变化。当时钟信号的上升沿到来时，输出信号的值会更新为存储的输入信号。 D触发器的基本原理实际上是通过逻辑门的组合和时钟信号的控制来实现的。逻辑门可以将输入信号进行逻辑运算，并将结果传输到输出端。时钟信号用于控制输入信号的存储和传输时间。通过逻辑门和时钟信号的协同作用，D触发器可以实现复杂的数字逻辑功能。 D触发器是数字电路设计中重要的基本元件之一、它的基本原理是存储和传输信号，通过时钟信号进行控制。通过逻辑门的组合和时钟信号的控制，D触发器可以实现各种数字逻辑功能。了解和掌握D触发器的基本原理对于数字电路设计和应用至关重要。
四大触发器工作原理
四大触发器工作原理 触发器是数字电路中常用的一种元件，它用来存储和改变电平信号的状态。常用的四大触发器包括SR触发器、D触发器、JK触发器和T触发器，它们都有各自的工作原理。 1. SR触发器：SR触发器由两个输入端S和R组成，以及两个输出端Q和Q'。工作原理如下： - 当S=0、R=0时，触发器维持上一个状态，Q和Q'的输出不变。 - 当S=0、R=1时，Q=0，Q'=1，表示清空（复位）触发器。 - 当S=1、R=0时，Q=1，Q'=0，表示设置（置位）触发器。 - 当S=1、R=1时，触发器的输出将出现未定义状态，Q和Q'的输出不确定。 2. D触发器：D触发器由一个输入端D和一个时钟输入CLK 组成，以及一个输出端Q。工作原理如下： - 当时钟信号CLK为低电平时，D触发器处于保持状态，Q 的输出不变。 - 当时钟信号CLK的上升沿到来时，D触发器将输入信号D 的状态复制到输出端Q上。 3. JK触发器：JK触发器由两个输入端J和K以及一个时钟输入CLK组成，以及两个输出端Q和Q'。工作原理如下： - 当时钟信号CLK为低电平时，JK触发器处于保持状态，Q 和Q'的输出不变。 - 当时钟信号CLK的上升沿到来时： - 当J=0、K=0时，触发器保持上一个状态，Q和Q'的输出
不变。 - 当J=0、K=1时，Q=0，Q'=1，表示清空（复位）触发器。 - 当J=1、K=0时，Q=1，Q'=0，表示设置（置位）触发器。 - 当J=1、K=1时，触发器的输出将取反。 4. T触发器：T触发器由一个输入端T以及一个时钟输入CLK 组成，以及两个输出端Q和Q'。工作原理如下： - 当时钟信号CLK为低电平时，T触发器处于保持状态，Q 和Q'的输出不变。 - 当时钟信号CLK的上升沿到来时： - 当T=0时，触发器保持上一个状态，Q和Q'的输出不变。 - 当T=1时，触发器的输出将翻转，即Q取反。
三种触发器的工作原理
三种触发器的工作原理 触发器是一种数字电路元件，用于存储和控制电平信号，常用于时序 电路和数字电路中。触发器有多种类型，常见的有RS触发器（或称为SR 触发器）、JK触发器和D触发器。这三种触发器的工作原理如下： 1.RS触发器（或SR触发器）： RS触发器是最简单的一种触发器，其主要由两个交叉反馈的与门组成。RS触发器有两个输入端（S和R）和两个输出端（Q和Q'）。当S=0、R=1时，Q=1、Q'=0；当S=1、R=0时，Q=0、Q'=1；当S=0、R=0时，Q和 Q'保持原有状态；当S=1、R=1时，触发器进入禁忌状态。RS触发器的工 作原理主要是通过输入信号的不同组合来改变输出信号的状态，从而实现 存储和控制功能。 2.JK触发器： JK触发器是一种扩展的RS触发器，通过连接两个RS触发器构成， 其中一个是J输入，另一个是K输入。JK触发器与RS触发器的不同之处 在于，当J=K=0时，保持原有状态；当J=1、K=0时，Q=1、Q'=0；当J=0、K=1时，Q=0、Q'=1；当J=K=1时，触发器反转状态。JK触发器的工作原 理主要是通过输入信号的不同组合来改变输出信号的状态，并且在J=K=1 时实现触发器的反转操作。 3.D触发器： D触发器是最常用的一种触发器，它有一个输入端D和两个输出端 （Q和Q'）。D触发器可以看作是JK触发器的简化版本，当D=0时，Q=0、Q'=1；当D=1时，Q=1、Q'=0。D触发器的工作原理主要是通过输入信号D
的状态来改变输出信号的状态，从而实现存储和控制功能。与RS触发器 不同的是，D触发器没有禁忌状态，因此在设计和使用时更加方便和容易。 总结起来，这三种触发器（RS触发器、JK触发器和D触发器）都是 通过输入信号的不同组合来改变输出信号的状态。它们在应用中可以实现 不同的存储和控制功能，如时序电路的状态存储、计数器、寄存器等。其中，D触发器是最常用的一种触发器，由于其简单和方便的特点，在数字 电路中被广泛应用。
基本RS触发器原理
基本RS触发器原理图4-1(a)是由两个“与非”门构成的基本R-S触发器,(b)是其逻辑符号。RD SD是两个输入端，Q及y是两个输出端。 正常工作时，触发器的Q和y应保持相反，因而触发器具有两个稳定状态： 1) Q=1, y=0。通常将Q端作为触发器的状态。若Q端处于高电平，就说触发器是1状态； 2) Q=0 y=1。Q端处于低电平，就说触发器是0状态；Q端称为触发器的原端或 1端，y端称为触发器的非端或0端。 由图4-1可看出，如果Q端的初始状态设为1, RD SD端都作用于高电平(逻辑1)，则y —定为0。如果RD SD状态不变，则Q及y的状态也不会改变。这是一个稳定状态；同理，若触发器的初始状态Q为0而y为1,在RD SD为1的 情况下这种状态也不会改变。这又是一个稳定状态。可见，它具有两个稳定状态。输入与输出之间的逻辑关系可以用真值表、状态转换真值表及特征方程来描述。 (a)(b) 图4 (一)真值表 R-S触发器的逻辑功能，可以用输入、输出之间的逻辑关系构成一个真值表(或叫功能表)来描述。 1、当RD =0, SD=1时，不论触发器的初始状态如何，y —定为1,由于“与非” 门2的输入全是1, Q端应为0。称触发器为0状态，RD为置0端 2、当RD=1, SD=0寸，不论触发器的初始状态如何，Q一定为1,从而使y为0。称触发器为1状态，SD 置1端。 3、当RD =1, SD =1时，如前所述，Q及y状态保持原状态不变。
4、 当RD=0, SD=0时，不论触发器的初始状态如何， Q=y=1,若RD SD 同时由 0变成1,在两个门的性能完全一致的情况下，Q 及y 哪一个为1,哪一个为0 是不定的，在应用时不允许RD 和 SD 同时为0。 综合以上四种情况，可建立R-S 触发器的真值表于表1。应注意的是表中RD =SD =0的一行中Q 及y 状态是指RD SD 同时变为1后所处的状态是不定的， 用①表示。 由于RD =0, SD =1时Q 为0, RD 端称为置0端或复位端。相仿的原因，SD 称置1端或置位端。 输入信号只在某一特定的时刻起作用，即按一定的节拍将输入信号反映在触 发器的输出端，这就需要增加一个控制端，只有在控制端作用脉冲时触发器才能 动作，至于触发器输出变为什么状态，仍由输入端R 及S 的信号决定，这种触发 器叫做时钟控制电平触发R-S 触发器，简称为时钟R-S 触发器或钟控R-S 触发器。 时钟控制电平触发R-S 触 发器原理
电路中的触发器原理与应用
电路中的触发器原理与应用 在现代电子学中，触发器是一种重要的电路元件，它可以在特定的 输入条件下，在内部存储并延续信息。触发器可以被用于存储和控制 数字信号，它在计算机内存、时序电路以及各种逻辑电路中都起到至 关重要的作用。 触发器的最基本的形式是SR触发器，SR触发器有两个输入端S和R，以及两个输出端Q和Q。S表示设置（Set），R表示复位（Reset），Q表示输出，Q表示输出的反相。当S和R同时为0时， 该SR触发器处于禁用状态，输出保持不变。当S为1，R为0时，Q 为1，Q为0；当S为0，R为1时，Q为0，Q为1；当S和R同时为 1时，则会造成SR触发器的互锁，输出无法稳定。这种情况需要避免，因为它会导致不可预测的结果。 除了SR触发器，还有其他几种常见的触发器类型，如D触发器、JK触发器和T触发器。D触发器是一种较为简单的触发器，它只有一 个输入端D和一个输出端Q。当时钟信号的边沿（上升沿或下降沿） 到来时，D触发器将输入信号D存储到其内部，并将其输出到输出端 Q上。这种特性使得D触发器在时序电路中常被使用，可以将输入信 号按序列存储，以便后续处理。 JK触发器是一种可以实现SR触发器所有功能的触发器，并且具有 更好的可控性和可靠性。JK触发器有两个输入端J和K，以及两个输 出端Q和Q。和SR触发器不同，JK触发器在J和K同时为1时，不 会发生互锁现象。如果J为1，K为0，则输出为1；如果J为0，K为
1，则输出为0；如果J和K同时为0，则输出保持不变；如果J和K 同时为1，则输出反转。通过合理的控制J和K的输入信号，可以实现多种信号处理功能。 T触发器是一种特殊的触发器，它只有一个输入端T和一个输出端Q。当时钟信号的边沿到来时，T触发器将其输出T反转。T触发器可以用来实现二进制加法器和减法器等简单的逻辑电路。同时，T触发器也可以用于时序电路中的频率分频器，通过合理配置时钟信号的输入频率和输出信号的触发条件，可以将输入信号的频率降低到所需的频率。 触发器不仅仅是数字电路中的基本元件，还可以在模拟电路中起到重要的作用。例如，在模拟信号处理中，触发器可以将模拟信号转换为数字信号，以实现更精确的信号分析和处理。同时，触发器也可以用于时钟信号的稳定和分配，以及模拟电路中的存储和延时等功能。 总结来说，触发器在电路中扮演着存储、控制和处理数字信号的重要角色。不同类型的触发器具有不同的特性和应用场景，合理地使用触发器可以实现更复杂和高效的电路设计。在今后的电子学习和实践中，对触发器的原理和应用的深入理解将为我们解决实际问题提供更多的可能性。