低功耗设计综述
低功耗设计综述
低功耗设计综述
?
?低功耗设计并不仅仅是为了省电，更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低，器件寿命则相应延长（半导体器件的工作温度每提高10度，寿命则缩短一半）
?1、降低功耗从MCU选型开始，开始选型的时候就应该考虑选择低功耗的MCU，比如MSP430一类的为低功耗设计的CPU。不建议使用51，一方面是因为51速度慢，另外一方面是因为51的IO是有上拉电阻的，虽然当IO 为高电平是上拉电阻不费电，但是下拉电流的时候却也有不小的功耗产生。还有一点就是51的运算速度实在是太慢了，很多运算用51都需要很高的主频而主频高了就意味着高的功耗。
?2、选择器件用电电压，很明显降低器件的用电电压能够明显的降低器件的耗电比如说ATmega8和ATmega88虽然芯片大致内部结构一致但是后者可以工作在1.8V的超低电压下，而前者就不行。
?3、尽量降低器件的工作频率，大家都知道CMOS电路的工作电流主要来自于开关转换时对后一级输入端的电容充放电，如果能够降低MCU的工作频率自然耗电也就下来了，要知道当AVR工作在32.768Hz时和工作在
20Mhz时的工作电流差异可不是一般的小啊
?4、尽量使用中断让处理器进入更深的睡眠，众所周知睡眠模式和掉电模式能够大大的降低MCU的工作电流，聪明的单片机设计师能够充分的利用MCU的中断功能让MCU周期性的工作和睡眠从而大大的降低MCU的工作
关于公园设计规划的文献综述1.
城市公园设计文献综述 一、城市公园的产生 公园作为城市的“肺”,给城市人口提供休息锻炼场所。公园已然成为人们日常生活中的重要主城部分。 随着我国快速发展,人口愈来愈来多、人们生活坏境的日愈恶化,人们对休闲游憩的需求与日结增。城市公园作为城市绿化的主要组成部分,承担着城市人口休闲游憩的重要职责。以至于城市公园设计的要求越来越来高 二、公园国内外的发展状况 西方园林六千多年的历史,但是公园作为大众的休闲游憩的场所才有一百多年历史。社会的发展进步,民主意识的产生推动了公园的出现和发展。 纵观中国历史,中国园林的出现也较早,但在古代园林绝大多数是做私人场,大众的公园出现始于孙中山将广州越秀山开辟为公园(现为越秀公园。 三、公园设计的内容 3.1地形地貌 地形地貌是整个公园的框架,设计公园时要结合地块的地貌,因地制宜、结合自然。设计时不能过大的改动地块原有的地行地貌,通过地形地貌结合人类行为和心理活动,让景观效益发挥到最大。 3.2公园的道路规划 道路在公园设计中有重要作用,其负责组织空间、引导游客、组织交通、构成景观。道路设计时要以人为本,严格依照“公园设计规范”执行。由于道路类型的多样性,其也是公园的一道靓丽的风景线。 3.3植物配置
没有植物的公园,公园就失去了活性,像死物一般,恐怕就没人会去公园了。植物是公园修饰的重要方式,其不仅能美化环境还能提高公园的生态效益,所以在做植物配置时要体现多样性。通过植物配置多样性来体现公园景观的层次性、和谐性、生态性等。植物配置时要结合当地的气候环境,因地制宜、结合自然,配置出合理、人性、独特的植物来。 3.4景观建筑及小品 建筑是公园管理和景观需求必然需要的,随着公园人流量的增加,公园管理越来越重要。公园设计时要注意配置合理的配套服务设施,同时建筑也是公园中一道重要的景观、体现着公园的人性化。 小品有时可能是一个公园的灵魂,一个独特让人眼前一亮的小品会吸引着人们的观望。一个独特的园林小品设计会让证整个公园增光添彩,让人流连忘返,一个是被的园林小品也许会成为一个公园的败笔,让整个设计黯然失色。四、公园设计的方法 收集大量的信息,各种相关书籍数据进行阅读分析, 通过几个典型案例分析、解刨,结合所要设计公园的要求、实际情况进行设计。 五、公园规划设计原则 六、5.1生态性原则 公园设计要在保护生态系统完善和充分发挥生态功能的基础上营建,坚持生态性时人类可持续发展的重要方法。 5.2 整体性原则 公园设时,公园中任何一个景点都不能是孤立存在的,要做到局部与整体的统一
集成电路的功耗优化和低功耗设计技术
集成电路的功耗优化和低功耗设计技术 摘要：现阶段各行业的发展离不开对能源的消耗，随着目前节能技术要求的不 断提升，降低功耗成为行业发展的重要工作之一。本文围绕集成电路的功耗优化 以及低功耗设计技术展开分析，针对现阶段常见的低功耗设计方式以及技术进行 探究，为集成电路功耗优化提供理论指导。 关键词：集成电路；功耗优化；低功耗 目前现代节能技术要求不断提升，针对设备的功耗控制成为当前发展的主要问题之一。 针对数字系统的功耗而言，决定了系统的使用性能能否得到提升。一般情况下，数字电路设 计方面，功耗的降低一直都是优先考虑的问题，并且通过对整个结构进行分段处理，同时进 行优化，最后总结出较为科学的设计方案，采用多种方式降低功耗，能够很大程度上提升设 备的使用性能。下面围绕数字电路的功耗优化以及低功耗设计展开分析。 一、设计与优化技术 集成电路的功耗优化和低功耗设计是相对系统的内容，一定要在设计的每个环节当中使 用科学且合理的技术手段，权衡并且综合考虑多方面的设计策略，才能够有效降低功耗并且 确保集成电路系统性能。因为集成电路系统的规模相对较大且具有一定的特殊性，想要完全 依靠人工或者手动的方式来达到这些目的并不现实且缺少可行性，一定要开发与之对应的电 路综合技术。 1 工艺级功耗优化 将工艺级功耗应用到设计当中，通常情况下采取以下两种方式进行功耗的降低： 首先，根据比例调整技术。进行低功耗设计过程中，为了能够实现功耗的有效降低会利 用工艺技术进行改善。在设计过程中，使用较为先进的工艺技术，能够让设备的电压消耗有 效缩减。现阶段电子技术水平不断提升，系统的集成度也随之提高，目前采用的零件的规格 也逐渐缩小，零件的电容也实现了良好的控制，进而能够很大程度上降低功耗。借助比例技术，除了能够将可见晶体管的比例进行调整，而且也能够缩小互连线的比例[1]。目前在晶体 管的比例缩小方面，能够依靠缩小零件的部分重要参数，进而在保持性能不被影响的情况下，通过较小的沟道长度，确保其他的参数不受影响的栅压缩方式，进而将零件的体积进行缩减，同时也缩短了延长的用时，使功耗能够有效降低。针对互连线缩小的方式主要将互连线的整 个结构进行调整，工作人员在进行尺寸缩减的过程中，会面临多方面的难题，比如系统噪音 无法控制，或者降低了电路使用的可靠性等等。 其次，采用封装技术进行降低。采用封装技术，能够让芯片与外部环境进行有效的隔离，进而避免了外部环境给电气设备造成一定的破坏与影响，在封装阶段，芯片的功耗会受到较 大的影响，因此需要使用更加有效的封装手段，才能够提升芯片的散热性，进而有效降低功 耗[2]。在多芯片的情况下，因为芯片与其他芯片之间的接口位置会产生大量的功耗，因此针 对多芯片采取封装技术，首先降低I/0接口的所有功能，接着解决电路延迟的问题，才能够 实现对集成电路的优化。 2 电路功耗优化 一般情况下，对电路级的功耗会选择动态的逻辑设计。在集成电路当中，往往会包含多 种电路逻辑结构，比如动态、静态等等，逻辑结构从本质上而言具有一定的差异性，这种差 异性也使得逻辑结构有着不同作用的功能。动态逻辑结构有着较为典型的特性[3]。静态的逻 辑结构当中所有的输入都会对接单独的MOS，因此逻辑结构功耗更大，动态的逻辑结构当中 电路通常具备N、M两个沟道，动态电路会利用时钟信号采取有效的控制，进而能够实现预
如何进行低功耗设计
如何进行低功耗设计 现在电子产品，特别是最近两年很火爆的穿戴产品，智能手表等都是锂电池供电，如果采用同样容量大小的锂电池进行测试不难发现电子产品低功耗做的好的，工作时间越长。因此，低功耗设计排在电子产品设计的重要地位。 最近做穿戴产品设计，面临的第一个问题就是低功耗设计。经过这两天的认真分析总结，将低功耗设计的方法总结，以飨网友。 首先，要明白一点就是功耗分为工作时功耗和待机时功耗，工作时功耗分为全部功能开启的功耗和部分功能开启的功耗。这在很大程度上影响着产品的功耗设计。 对于一个电子产品，总功耗为该产品正常工作时的电压与电流的乘积，这就是低功耗设计的需要注意事项之一。 为了降低产品的功耗，在电子产品开发时尽量采用低电压低功耗的产品。比如一个产品，曾经用5v单片机正常工作，后来又了3.3v的单片机或者工作电压更低的，那么就是在第一层次中进行了低功耗设计，这也就是我们常说的研发前期低功耗器件选择。这一般需要有广阔的芯片涉猎范围或者与供应商有良好的沟通。 其次是模块工作的选择控制，一般选择具有休眠功能的芯片。比如在设计一个系统中，如果某些外部模块在工作中是不经常使用的，我们可以使其进入休眠模式或者在硬件电路设计中采用数字开关来控制器工作与否，当需要使用模块时将其唤醒，这样我们可以在整个系统进入低功耗模式时，关闭一些不必要的器件，以起到省电的作用，延长了待机时间。一般常用方法：①具有休眠模式的功能芯片②MOS管做电子开关③具有使能端的LDO芯片。 再次，选择具有省电模式的主控芯片。现在的主控芯片一般都具有省电模式，通过以往的经验可以知道，当主控芯片在省电模式条件下，其工作电流往往是正常工作电流的几分之一，这样可以大大增强消费类产品电池的使用时间。同时，现在一些控制芯片具有双时钟的模式，通过软件的配置使芯片在不同的使用场合使用不同的外部始终从而降低其功耗。这与始终分频器具有异曲同工之妙，不同之处想必就是BOM的价格问题。现在火爆的APPLE WATCH 就是低功耗的一个例子：全功能运行3-4小时，持续运行18小时。 主控芯片或者相关模块唤醒的方式选择。通常进过以上的步骤设计好了硬件结构，在系统需要省电，在什么时候进入省电模式，这一般在软件设计中实现，但是最主要还是需要根据产品的功能特性来决定了。当系统进入了省电模式，而系统的唤醒也需要控制。一般系统的唤醒分为自动唤醒和外部唤醒。 A、自动唤醒是使用芯片内部的定时器来计时睡眠时间，当睡眠时间达到预定时间时，自动进行唤醒。这与我们使用的看门狗或者中断有比较相近之处，不同就是其工作与否的时序。 B、外部唤醒就是芯片一直处于一种休眠状态，当有一个外部事件(主要是通过接口)来对芯片进行一个触发，则芯片会唤醒，在事件处理之后消除该触发事件而在此进入休眠状态。因此，根据系统的特性，就需要进行软件设计时，来决定如何使用睡眠及唤醒，以降低系统的功耗。 最后说说功耗的测试，功耗测试分为模块功耗和整机功耗，模块功耗需要测试休眠时功耗和工作时功耗。整机功耗分为最大负荷工作时功耗和基本功能时功耗和休眠时功耗。在前期的测试中我用直接用UI来进行测量，关于如何进行高精度低功耗产品的测量，在下篇中进一步说明。
嵌入式系统的低功耗设计
第27卷第6期增刊 2006年6月 仪 器 仪 表 学 报 Chinese Journal of Scientific Instrument Vol.27No.6 J une.2006 嵌入式系统的低功耗设计 3 杨天池 金 梁 王天鹏 (解放军信息工程大学 郑州 450002) 摘 要 嵌入式系统的电源管理是系统设计中关键部分,合理的电源管理方案可以减少系统的功耗并提高整体性能。本文提出了一种层次化的电源管理结构,分别为硬件层、驱动层、操作系统层、电源管理层和应用层。本文同时引入了动态的电源管理方法来解决电源功耗的动态管理问题。通过在实际的系统中的测试表明,该电源管理机制的有效性。关键词 嵌入式系统 低功耗设计 动态电源管理 PXA255 Low pow er design in embedded system Yang Tianchi Jin Liang Wang Tianpeng (Universit y of I nf ormation Engineering ,Zhengz hou 450002,China ) Abstract Proper power management mechanism is important when designing embedded system.It is helpful to reduce power consumption and improve performance.This low power model adopt s five 2layer architecture ,which are hardware platform ,driver layer ,operating system ,power manage mechanism and application program.Dynamic power management (DPM )technology is also introduced to solve the problem of power consumption.The experiment on embedded system demonstrates t hat this power management mechanism is feasible.K ey w ords embedded system low power design dynamic power management PXA255 3基金项目:河南人才创新基金(0421000100) 1 引 言 随着嵌入式系统的发展以及应用面的不断扩展,功耗控制是系统设计中必不可少的组成部分。如何最大限度的降低系统功耗、减少不必要的能源损失、延长电池使用时间已经成为嵌入式系统特别是便携式系统设计中研究的热点问题。系统的低功耗设计,并非是某一方面、某一角度的解决方案,而应当从系统级的设计考虑功耗的节省,是一个硬件设计与软件控制相互结合的协调过程。 2 低功耗电路模型 低功耗设计对于无线设备、PDA 等便携式设备的实际应用具有重要的意义。低功耗元件的发展和系统设计的进步使得通用计算技术可以用到表、无线电话、 PDA 和桌面计算机中。在这些系统中的电源管理技 术传统上集中在休眠模式和设备能源管理这2个方面上[1]。但是,这样的电源管理缺乏直观性和灵活性,而且功耗的降低,并非单独软件、硬件单方面可以解决的[2],因此设计并建立如图1所示的系统低功耗设计模型。整个模型由硬件平台,驱动层,操作系统层,电源管理机制层和应用程序五个部分组成。 2.1 硬件平台 几乎所有系统功耗都集中于硬件平台,因此降低硬件平台的功耗是实现低功耗的基本所在。公式(1)为系统功耗的表达式: P ∞CV 2 f (1) 式中:C 是负载电容,V 是器件电压,f 是工作频率[3]。系统功耗同负载电容、器件电压平方以及工作频率成正比。因此,硬件平台设计多选用低电压,电压、频率可调器件,以及采用SOC 设计来进一步降低功耗[4,5]。另外,模式可控器件在空闲状态消耗的能量为运行状
城市有机再生—陈老巷历史文化街区保护与更新设计【文献综述】
毕业论文文献综述 建筑学 城市有机再生—陈老巷历史文化街区保护与更新设计 一、前言 本文从城市再生角度(以精明增长的理论为出发点)研究陈老巷历史文化街区的保护和更新设计。“城市蔓延”在我国当前的城市发展中均有较为明显的表现。由此造成的无节制的土地消耗、沉重的市政基础设施建设压力、严重的交通问题和生态危机、就业与居住的分离等问题，也是当前最感棘手的问题[1]。而同时，历史文化街区是记载城市某一历史时期城市发展，反映了特定时期的城市风貌特色，是属于城市的稀缺资源，在当今城市全球化浪潮中，城市文化将成为城市竞争的重要因素，而城市历史文化将是城市文化中最可贵的资源，因此保护历史文化街区——城市历史文化的载体，将是城市未来竞争的重要资本。因此，在城市有机再生的角度下研究历史文化街区保护和更新是十分必要的。本文主要阐述精明增长理论及历史文化街区的保护，重点关注“精明增长”理论在历史文化街区开发中的运用和结合。 二、历史文化街区保护和更新 1、历史文化街区保护国内外的研究 国外有关历史性建筑保护与利用的研究1964年，《威尼斯宪章》中指出“世世代代人民的历史文物建筑，饱含着从过去的年月传下来的信息，是人民千百年来传统的活的见证。人民越来越认识到人类各种价值的统一性，从而把古代的纪念物看作共同的遗产”，这使得对文物建筑的保护对象已经有了更加深厚的文化印迹。在第5条中特别提出：“为社会公益而使用文物建筑，有利于它的保护”。许多事实表明，在严格控制下妥善合理地使用文物建筑是维护它们并传之永久的最好方法之一，它不仅有助于保护工作的落实，而且赋予文物建筑以新的活力。1976年11月，联合国教科文组织（UNESCO）在内罗毕通过了《关于保护历史的或传统的建筑群及它们在现代生活中的地位的建议》（简称《内罗毕建议》）。在《建议》中提出“在保护和修缮的同时，要采取恢复生命力的行动，因此，要保持已有的合适的功能”。《建议》还强调了要把建筑群的保护工作与其中的活动结合起来，这样既能满足居民的社会文化
基于IEEE1801(UPF)标准的低功耗设计实现流程
https://www.360docs.net/doc/5511862340.html,/inform ation/snug/2009/low-power-impleme ntation-flow-based-ieee1801-upf 基于IEEE1801(UPF)标准的低功耗设计实现流程 Low-power Implementation Flow Based IEEE1801 (UPF) 郭军, 廖水清, 张剑景 华为通信技术有限公司 jguo@https://www.360docs.net/doc/5511862340.html, liaoshuiqing@https://www.360docs.net/doc/5511862340.html, zhangjianjing@https://www.360docs.net/doc/5511862340.html, Abstract Power consumption is becoming an increasingly important aspect of ASIC design. There are several different approaches that can be used to reduce power. However, it is important to use these low-power technology more effectively in IC design implementation and verification flow. In our latest low-power chip, we completed full implementation and verification flow from RTL to GDSII successfully and effectively by adopting IEEE1801 Unified Power Format (UPF). This paper will focus on UPF application in design implementation with Synopsys low power solution. It will highlight that how to describe our low-power intent using UPF and how to complete the design flow. This paper first illustrates current low-power methodology and UPF?s concept. Then, it discussed UPF application in detail. Finally, it gives our conclusion. Key words: IEEE1801, UPF, Low-Power, Shut-Down, Power Gating, Isolation, IC-Compiler 摘要
软件低功耗设计
Software Power Measurement Dushyanth Narayanan dnarayan@https://www.360docs.net/doc/5511862340.html, April26,2005 Technical Report MSR-TR-2005-51 Microsoft Research Microsoft Corporation One Microsoft Way Redmond,WA98052 https://www.360docs.net/doc/5511862340.html,
Abstract E?ective system-level power management requires cheap,accurate and?ne-grained power measurement and accounting.Unfortunately current portable hardware does not provide this capability.We advocate software power measure-ment:estimation of power consumption by modelling it as a function of device state.The approach requires no additional hardware,and allows?ne-grained, per-device and per-application power measurement.We describe a design and implementation of software power measurement,and a feasibility study showing signi?cantly better accuracy than power pro?ling based on time averaging.We conclude with design recommendations for OS designers and portable hardware vendors to improve the ease and accuracy of power measurement. 1Introduction Energy is a critical resource for many computing systems.While battery life is especially relevant to portable and hand-held computers,peak power consump-tion a?ects fan noise on desktops and cooling costs for server farms.There is an increasingly recognised need to manage and account energy as a?rst-class resource within the operating system[13]. Energy management requires accurate measurement and accounting.Adap-tive tuning of device parameters such as disk spin-down timeouts[3]requires accurate estimates of per-device power consumption.Per-device measurements at?ne time granularity—when combined with existing OS accounting of de-vices such as CPU,disk,and network—also enable per-application accounting of energy consumption.This is of great value both for end-users(“Outlook is responsible for80%of your battery drain,maybe you should kill it”)and for application-level adaptation[5]. Unfortunately,current approaches to energy measurement have several draw-backs,especially when applied to laptop and hand-held computers.Accurate measurement with?ne time granularity requires external hardware such as sam-pling digital multimeters,making the approach unwieldy and hard to deploy in the?eld.Unmodi?ed laptop hardware typically o?ers nothing more than Smart-Battery measurements,which are only accurate at coarse time granularities and measure the power consumption of the entire system but not of individual de-vices. We propose a novel technique known as software power measurement(SPM), which correlates infrequent,coarse-grained measurements of power with?ne-grained observations of device state and activity.The result of the correlation is a predictor that estimates the energy consumption over arbitrarily short time interval from from the observed device state and activity. The remainder of this paper is organised as follows.Section2describes current approaches to the problem and their drawbacks.Section3describes the design and prototype implementation of software power measurement on Windows XP.Section4presents a quantitative evaluation of the prototype, 1
ARM低功耗设计_全面OK
嵌入式系统中的低功耗设计 2008-12-31 18:19:55 作者：电子之都来源：电子之都浏览次数：59 网友评论 0 条 经过近几年的快速发展，嵌入式系统（Embedded system）已经成为电子信息产业中最具增长力的一个分支。随着手机、PDA、GPS、机顶盒等新兴产品的大量应用，嵌入式系统的市场正在以每年30%的速度递增（IDC预测），嵌入式系统的设计也成为软硬件工程师越来越关心的话题。 在嵌入式系统的设计中，低功耗设计（Low-Power Design）是许多设计人员必须面对的问题，其原因在于嵌入式系统被广泛应用于便携式和移动性较强的产品中去，而这些产品不是一直都有充足的电源供应，往往是靠电池来供电，所以设计人员从每一个细节来考虑降低功率消耗，从而尽可能地延长电池使用时间。事实上，从全局来考虑低功耗设计已经成为了一个越来越迫切的问题。 那么,我们应该从哪些方面来考虑低功耗设计呢？笔者认为应从以下几方面综合考虑： 1.处理器的选择 2.接口驱动电路设计 3.动态电源管理 4.电源供给电路的选择 下面我们分别进行讨论： 一、处理器的选择 我们对一个嵌入式系统的选型往往是从其CPU和操作系统（OS）开始的，一旦这两者选定，整个大的系统框架便选定了。我们在选择一个CPU的时候，一般更注意其性能的优劣（比如时钟频率等）及所提供的接口和功能的多少，往往忽视其功耗特性。但是因为CPU 是嵌入式系统功率消耗的主要来源---对于手持设备来讲，它几乎占据了除显示屏以外的整
个系统功耗的一半以上（视系统具体情况而定），所以选择合适的CPU对于最后的系统功耗大小有举足轻重的影响。 一般的情况下，我们是在CPU的性能（Performance）和功耗（Power Consumption）方面进行比较和选择。通常可以采用每执行1M次指令所消耗的能量来进行衡量，即Watt/M IPS。但是，这仅仅是一个参考指标，实际上各个CPU的体系结构相差很大，衡量性能的方式也不尽相同，所以，我们还应该进一步分析一些细节。 我们把CPU的功率消耗分为两大部分：内核消耗功率PCORE和外部接口控制器消耗功率PI/O，总的功率等于两者之和，即P=PCORE+PI/O。对于PCORE，关键在于其供电电压和时钟频率的高低；对于PI/O来讲，除了留意各个专门I/O控制器的功耗外，还必须关注地址和数据总线宽度。下面对两者分别进行讨论： 1、CPU供电电压和时钟频率 我们知道，在数字集成电路设计中，CMOS电路的静态功耗很低，与其动态功耗相比基本可以忽略不计，故暂不考虑。其动态功耗计算公式为： Pd=CTV2f 式中，Pd---CMOS芯片的动态功耗 CT----CMOS芯片的负载电容 V----CMOS芯片的工作电压 f-----CMOS芯片的工作频率 由上式可知，CMOS电路中的功率消耗是与电路的开关频率呈线性关系，与供电电压呈二次平方关系。对于一颗CPU来讲，Vcore电压越高，时钟频率越快，则功率消耗越大。所以，在能够满足功能正常的前提下，尽可能选择低电压工作的CPU能够在总体功耗方面得到
公园规划设计文献综述上课讲义
城市公园景观设计文献综述 1、城市公园产生背景 城市公园是城市建设的主要内容之一，是城市生态系统、城市景观的重要组成部分。城市公园作为城市的休息地，是市民的另一种生活方式，也是日常生活和身心再生所必需的“平常景观”，是居民日常工作与生活环境的有机组成部分。城市公园设计在地块划分时不再是一个孤立的绿色块，而是弥漫于整个城市用地中的绿色液体[1]。 随着我国人口迅速增长、环境的恶化,以及人们对于休闲游憩的需求与日俱增,城市的生态园林环境建设显得越来越重要。城市公园作为城市的绿肺,是城市生态园林环境的重要体现。所以,社会的发展和时代的进步对城市公园建设提出了更高的要求[2]。 2、城市公园的发展 2.1西方园林的发展 纵观世界造园的发展，至今已有六千多年的历史，而服务于大众的公园出现才有一百多年的历史。公园是随着社会的变革、城市的发展以及更重要的是，随着民主思想意识的诞生而产生和发展起来的[3]。 早在19 世纪末，西方城市为了满足社会公共需求开始建造公共绿地等城市景观系统。1880 年，著名美国设计师奥姆斯特德设计的“波士顿公园体系”便成为了世界公园景观设计和建设的蓝本。之后，公园景观又逐渐开始结合灯光、建筑艺术、休闲设施等等元素[4]。 2.2我国园林的发展 中国古典园林建造的历史始于何时，至今尚无明确的定论。但从园林建筑的使用性质来分析，园林主要是供游憩、文化娱乐、起居的要求而兴建，而使用者则必须占有一定的物质财富和劳动力，才有可能建造供他们游憩享乐的园林。故而历史上遗留下来的园林大多数为皇家园林或权贵大臣的府邸园林，同时寺庙园林也是我国古代一笔财富。 辛亥革命以后，孙中山提出将广州的越秀山辟为公园（现为越秀公园），当时的一批民主人士也极力宣传西方当时诞生不久的“田园城市”的思想，积极响应倡导筹建公园。于是在一些城市相继出现了一批公园，并已经初步具备了动植物展示、儿童活动、运动、展览等设施功能，但1949年前我国的公园数量还是很少，容量也很有限。 跨进21世纪，我国城市公园的建设得到快速发展，尤其是建设生态城市和发展旅游事业直接刺激和促进了城市公园的发展，使城市公园的数量猛增，投入规模加大[3]。 3、城市公园的设计要素 景观规划设计涉及范围已远远超出我们常说的“景观”的概念和范畴，不仅仅包含了绿化种植设计，公共小品设计，还要考虑到满足视觉景观形象、环境生态绿化、大众行为心理等综合因素的设计，已经逐渐成为人类塑造美的自然环境和游憩境域的一门综合性技术学科。 现代城市公园的艺术景观设计在城市公共空间的发展中，已由普通的城市广
基于MSP430的极低功耗系统设计
基于MSP430的极低功耗系统设计 摘要：MSP430是TI公司出品的一款强大的16位单片机，其显著特点是具有极低的功耗。本文对构造以MSP430为基础极低功耗系统作为有益的探讨，对于设计各种便携式设备都具有较高的参考价值。 对于一个数字系统而言，其功耗大致满足以下公式：P=CV2f，其中C为系统的负载电容，V为电源电压，f为系统工作频率。由此可见，功耗与电源电压的平方成正比，因此电源电压对系统的功耗影响最大，其次是工作频率，再就是负载电容。负载电容对设计人员而言，一般是不可控的，因此设计一个低功耗系统，应该考虑到不影响系统性能前提下，尽可能地降低电源的电压和使用低频率的时钟。下面对TI公司新出MSP430来具体探讨这个问题。 MSP430具有工业级16位RISC，其I/O和CPU可以运行在不的时钟下。CPU功耗可以通过开关状态寄存器的控制位来控制：正常运行时电流160μA,备用时为0.1μA，功耗低，为设计低功耗系统提供了有利的条件。 图1是我们设计的以MSP430为CPU的“精密温度测试仪”（下面简称测试仪）。该产品使用电池供电，体积小巧，携带方便。 在使用时应该尽可能地选择最低的电源电压。对于MSP430而言，可用的最低电压是很低的，最低可达1.8V。我们使用TI公司推荐使用的3V。通常的电源只提供5V电压，因此，需要将5V电压由一个3V的稳压管降压后给CPU供电，也可以直接锂电池供电。3V不是标准的TTL电平，因此，在使用时需要用接口电路使CPU的非TTL标准电平能与TTL标准电平的器件连接。这些接口电路应该也是低功耗的，否则会造成一方面使用低电压降低了功耗，另一个方面使用额外的接口电路又增加了系统的功耗。或者直接使用支持3V电压的外围芯片。图1 （2）时钟频率 从低功耗的角度看，需要较低的频率，但是在实时应用中为了快速响应外部事件
贺州市高铁生态新城概念性总体规划及新城站前片区城市设计文献综述调研报告案例分析.doc
文献综述 1前言 高铁新区的研究是城市对外交通引导城市发展理论课题的重要组成部分。城市对外交通又往往与城市公共交通结合 ,这种引导城市发展的结合是一种多元化的发展方式 ,铁路、公路、轨道交通、航空等交通方式中 ,铁路客运方式以其运最大、速度快、安全性高、运输成本低等特点成为城市对外出行的主要交通方式 ,其通达性虽高于航空客运方式 ,但仍旧较低 ,宾客流多需要其他
通达性高的客运方式进行集散 ,所以铁路客运方式在实际生活中亦多为主导交通方式。而近年来铁路的发展带动着城市经济的迅速发展 ,城市对铁路站区规划提出了新的要求 ,而高速铁路新区能否带动城市新的发展仍旧是我们所探时的问题。 由于我国地方政府实行国家城市发展政策方面的“自利性” ,地方政府的调控的偏差 ,产生了对城市空间结构、交通建设与发展的轻视性和盲目性并存的思想。此外 ,我国还未有建成的高铁新城案例 ,有关高铁新城基本处子规划和理论研究阶段。 2相关理论 2.1高铁对城市发展的影响 我国正在快速推进的高铁建设将在2010—2014年进入全面收获时期 ,以“四纵四横”为骨架的快速客运网基本形成 ,旨在建立省会城市及大中城市间的快速客运通道。如此大规模的高铁建设 ,进一步加速了区域一体化进程 ,为高铁通道上的城市发展带来新的机遇。根据国内外成功经验 ,高铁将对城市发展带来以下几方面的影响。 （1）放大效应 ,加速放大城市竞争力的优势和劣势 高铁的建设对区域空间结构的影响十分明显 ,它将城市自身竞争力优劣势放大 ,一方面它能够通过集聚作用稳固城市现在的等级地位 ,另一方面又能通过时间距离的缩短促进新的城市网络形成。这两方面的影响直接作用于区域内的各个城市 ,带来城市之间更加激烈的竞争关系 ,同时区域内各城市的关联地区将显得更加交迭。因此 ,如何趋利避害 ,成为沿线城市在自身竞争力优劣势均被放大的前景下制定发展战略的关键要点。 （2）扩张效应 ,延伸城市功能的辐射范围 高铁建设的一个明显的功能就是提供更高的可达性和连接程度 ,形成地理学理论中所谓“时空转换”。一方面同样距离用更少的时间；另一方面 ,相同的时间到达更大的范围或者更远的点。由此一来 ,高铁的建设 ,将加强区域中心城市的集聚和辐射能 力 ,带动其一小时经济圈之内新城节点的发展 ,总体上提高沿线城镇群的经济规模和竞争力。 （3）第三产业效应 ,促进带动城市第三产业的发展
文献综述城市规划
文献综述城市规划 IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】
浅谈城镇建设存在的问题与未来 姓名：李里 摘要：在阅读多篇文章以后，总结出中国目前新城镇建设存在的普遍问题，由于追求快速城镇化，造成城市建设与城市空间都存在问题，同时建设时并没有考虑保护环境这一方面。目前，生态城市成为最新的城市改造建设模式，取代了传统的城市建设模式。 关键词：城镇建设，生态城市，海绵城市，低碳城市 一、城镇建设存在的问题 目前，新城建设中突出的问题是：新城求洋求新，导致千城一面的城市，形象特色危机；大拆大建导致的生态环境破坏和历史文脉隔断；部分新城人气不足，活力缺少，建设成效与期望差距甚远；过于关注形象和规模，新城认为不足，配套缺失；不够重视经济测算，造成一定的财政负担，前期投入多，后期收效不大。 不少城市的领导为了追求任期业绩，既不尊重投入产出规律，也不考虑经济效果和创新，更不考虑资金的回收问题。对老城区部分青红皂白一律推到重建，这是一种最原始、最不科学、最粗野的城市更新方式，造成一些有保留价值的建筑、设施、古木、风貌等的破坏，是城市的有形和无形资产严重受损，甚至完全消失。城市文脉是一座城市在长期建设中形成的历史的、文化的、特有的、地域的、景观的氛围和环境，是一种历史和文化的积淀。目前，城市中普遍存在着低水平的、低层次的简单城市更新，不注重保护和延续城市的文脉，是城市的文脉收到认为的破坏和割裂。城市正在走向雷同，特有风貌消失。随着世界经济一体化进程的加快和信息、文化、科技各个领域交流的扩大，城市更新改造中大量地运用了新技术、新工艺、新材料、新的设计理念大大促进了城市更新的进程和步伐。但是由于各地“追风”现象十分严重，效仿和追大潮成为时尚，是城市更新中出现了雷同，城市正在被克隆，正在失去领域的、文化的、传统的、多样化的特色，建筑正在失去个性和灵魂。在城市更新改造中，将保护建筑视为获得眼前利益的捷径，千方百计的肆意
PETER HALL the city of theory 文献综述
PETER HALL " The City of Theory" 综述 ——节选自Cities of Tomorrow: An Intellectual History of Urban Planning and Design in the 20th Century （一）Peter Hall其人 Peter Hall 是英国社会研究院（Institute of Community Studies）院长，伦敦大学建筑与规划学院（Bartlett School of Architecture and Planning)规划系教授。他从剑桥大学获博士学位，曾经在雷丁大学（1968-1988）、加州大学伯克利分校（1980-1992）任教，是UC Berkley 城市与区域规划终身教授。 同时，Peter Hall在教职之外还曾担任多项公职。1991～1994年期间，他曾担任英国环境部部长战略规划特别顾问，1998～1999年期间，他曾供职于副首相城市工作组。他是多家英国官方委员会成员，包括社会科学委员会（1974～1979）、东南区域规划委员会（1965～1979）、环境委员会（1975～1979）等。 Peter Hall撰写及编辑了30多部城市和区域及相关问题的著作，包括《伦敦2000》（London 2000)，《规划与城市增长：英美比较》（Planning and Urban Growth)，《明天的城市》（Cities of Tomorrow)，《文明中的城市》（Cities in Civilization)等。本文正节选自其最有影响力的作品之一《明天的城市》（Cities of Tomorrow)。 英国的学术界与政界泾渭分明，Peter Hall作为地理学家和规划师，是不多的能在学术界与政界兼具影响力的学者。他从学术角度深刻影响政府，直接指导城市发展战略和政策。Hall致力于对“世界城市”的研究，作为与卡斯戴尔(Castells）、弗里德曼（Friedmann)和哈维（D.Harvey)齐名的大事，Hall对全球城市的理解与他们一脉相承。这批学者经历了1960年社会激变，深受法国马克思主义哲学家列斐伏尔(Lefebvre)的影响，将城市空间的变化视为社会政治经济变化的反映，强调将空间变化与不同空间尺度乃至全球尺度的资本循环和经济社会变迁相联系（Lefebvre 1991)。同时，霍尔强调历史对于城市现实和未来的影响，强调不同区域的差异性。霍尔认为，今天的城市研究纯粹是学术圈中纯理论的探讨，很少考察具体的规划落实，而规划设计人员又漠视深层的理论研究，埋首于实际的工程设计。因此他倡导规划人员和研究者的融合，倡导理论与实际的结合，而霍尔自己一生的规划研究与实践正是他这一主张的个中写照。 （二）背景与概述 20世纪30年代起，各大学陆续建立规划学院（如哈佛大学在1909年开始开设规划课程，于1929年成立独立的规划学院，伦敦大学于1959年成立规划学院），规划理论经历了近80年的发展。本文中，霍尔分析了这80年间，规划理论与规划实践之间的关系。 霍尔认为，经过长期的发展，规划教学的学院色彩愈加浓烈，规划学者习惯于在学院框架内进行探讨，因为规划学者的事业发展主要取决于其在学院框架下得到评判高低。同时发生的是，规划理论与规划实践之间的距离逐渐扩大（divorced)。其具体表现之一是，20世纪80年代以来，规划学者撰写了浩如烟海的规划文章与著作，其中很多在学院框架内获得了甚高评价，但是，它们却对规划实践指导甚少。 在这一背景下，霍尔对规划学科建立以来，规划理论与规划实践之间的关系进行了梳理与评述。霍尔将规划学科这80年来的发展分为三个阶段。一是1930年至1955年的“史前
常用低功耗设计
随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗增加又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为深亚微米集成电路设计中的一个非常重要的考虑因素。为了使产品更具有竞争力，工业界对芯片设计的要求已从单纯的追求高性能、小面积，转换为对性能、面积、功耗的综合要求。微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有非常重要的意义。 本文首先介绍了微处理器的功耗来源，重点介绍了常用的低功耗设计技术，并对今后低功耗微处理器设计的研究方向进行了展望。 1 微处理器的功耗来源 研究微处理器的低功耗设计技术，首先必须了解其功耗来源。高层次仿真得出的结论如图1所示。 从图1中可以看出，时钟单元(Clock)功耗最高，因为时钟单元有时钟发生器、时钟驱动、时钟树和钟控单元的时钟负载;数据通路(Datapath)是仅次于时钟单元的部分，其功耗主要来自运算单元、总线和寄存器堆。除了上述两部分，还有存储单元(Mem ory)，控制部分和输入/输出 (Control，I/O)。存储单元的功耗与容量相关。 如图2所示，C MOS电路功耗主要由3部分组成：电路电容充放电引起的动态功耗，结反偏时漏电流引起的功耗和短路电流引起的功耗。其中，动态功耗是最主要的，占了总功耗的90%以上，表达式如下： 式中：f为时钟频率，C1为节点电容，α为节点的翻转概率，Vdd为工作电压。
2 常用的低功耗设计技术 低功耗设计足一个复杂的综合性课题。就流程而言，包括功耗建模、评估以及优化等;就设计抽象层次而言，包括自系统级至版图级的所有抽象层次。同时，功耗优化与系统速度和面积等指标的优化密切相关，需要折中考虑。下面讨论常用的低功耗设计技术。 2.1 动态电压调节 由式(1)可知，动态功耗与工作电压的平方成正比，功耗将随着工作电压的降低以二次方的速度降低，因此降低工作电压是降低功耗的有力措施。但是，仅仅降低工作电压会导致传播延迟加大，执行时间变长。然而，系统负载是随时间变化的，因此并不需要微处理器所有时刻都保持高性能。动态电压调节DVS (Dynarnic Voltage Scaling)技术降低功耗的主要思路是根据芯片工作状态改变功耗管理模式，从而在保证性能的基础上降低功耗。在不同模式下，工作电压可以进行调整。为了精确地控制DVS，需要采用电压调度模块来实时改变工作电压，电压调度模块通过分析当前和过去状态下系统工作情况的不同来预测电路的工作负荷。 2.2 门控时钟和可变频率时钟 如图1所示，在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对降低整个系统的功耗产牛很大的影响。门控时钟包括门控逻辑模块时钟和门控寄存器时钟。门控逻辑模块时钟对时钟网络进行划分，如果在当前的时钟周期内，系统没有用到某些逻辑模块，则暂时切断这些模块的时钟信号，从而明显地降低开关功耗。图3为采用“与”门实现的时钟控制电路。门控寄存器时钟的原理是当寄存器保持数据时，关闭寄存器时钟，以降低功耗。然而，门控时钟易引起毛刺，必须对信号的时序加以严格限制，并对其进行仔细的时序验证。 另一种常用的时钟技术就是可变频率时钟。根据系统性能要求，配置适当的时钟频率，避免不必要的功耗。门控时钟实际上是可变频率时钟的一种极限情况(即只有零和最高频率两种值)，因此，可变频率时钟比门控时钟技术更加有效，但需要系统内嵌时钟产生模块PLL，增加了设计复杂度。去年Intel公司推出的采用先进动态功耗控制技术的Montecito处理器，就利用了变频时钟系统。该芯片内嵌一个高精度数字电流表，利用封装上的微小电压降计算总电流;通过内嵌的一个32位微处理器来调整主频，达到64级动态功耗调整的目的，大大降低了功耗。