基于FPGA的数字存储示波器的设计毕业设计

本科生毕业设计

基于FPGA的数字存储示波器的设计Design a digital oscillograph based on FPGA

毕业设计（论文）原创性声明和使用授权说明

原创性声明

本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。

作者签名：日期：

指导教师签名：日期：

使用授权说明

本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。

作者签名：日期：

学位论文原创性声明

本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果由本人承担。

作者签名：日期：年月日

学位论文版权使用授权书

本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。

涉密论文按学校规定处理。

作者签名：日期：年月日

导师签名：日期：年月日

注意事项

1.设计（论文）的内容包括：

1）封面（按教务处制定的标准封面格式制作）

2）原创性声明

3）中文摘要（300字左右）、关键词

4）外文摘要、关键词

5）目次页（附件不统一编入）

6）论文主体部分：引言（或绪论）、正文、结论

7）参考文献

8）致谢

9）附录（对论文支持必要时）

2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。

3.附件包括：任务书、开题报告、外文译文、译文原文（复印件）。

4.文字、图表要求：

1）文字通顺，语言流畅，书写字迹工整，打印字体及大小符合要求，无错别字，不准请他人代写

2）工程设计类题目的图纸，要求部分用尺规绘制，部分用计算机绘制，所有图纸应符合国家技术标准规范。图表整洁，布局合理，文字注释必须使用工程字书写，不准用徒手画

3）毕业论文须用A4单面打印，论文50页以上的双面打印

4）图表应绘制于无格子的页面上

5）软件工程类课题应有程序清单，并提供电子文档

5.装订顺序

1）设计（论文）

2）附件：按照任务书、开题报告、外文译文、译文原文（复印件）次序装订

教研室（或答辩小组）及教学系意见

摘要

本文介绍了一台以FPGA为处理核心的双通道数字存储示波器的设计。设计中模拟通道采用OPA657为阻抗变换缓冲级，提供1TΩ的输入阻抗，VCA824作为增益控制实现了宽带宽，宽范围输出。再由THS4500驱动 ADC ADS831，实现了80Msamp/s采样率，模拟通道的带宽限制为10MHz。数字处理采用SOPC技术，在FPGA内部构建采样FIFO，及数据流触发及分析逻辑，FPGA内建的以NiosII为核心作为处理核心。此示波器的单通道存储深度为8Ksamp，波形刷新率为15帧每秒，具有一定的实时性。操作界面采用TFT240X320显示波形，全触摸控制。波形移动拉伸还有其他控制都通过触摸滑动触摸屏，带来了不一样的操作感受。示波器的制作成模块化功能板，分为模拟通道，控制板，数字核心板，显示控制板。示波器的硬件也成为了一个高速数据采样的开发平台。

关键词：示波器；FPGA；增益控制；触发电路；触摸屏

ABSTRACT

This paper introduces a for processing the core with FPGA dual channel digital storage oscilloscope design. By simulating the channel OPA657 design for impedance transformation buffer level, provide the input impedance 1TΩ,VCA824 as gain control realized broadband wide, wide range output. By THS4500 drive ADC ADS831 again, realized 80Msamp/s sampling rate, simulation channel bandwidth limitations for 10MHz. Digital processing with the SOPC technology, The FPGA internal construction, and data sampling FIFO flow trigger and analysis of logic, The FPGA built-in to NiosII as the core as processing core. The depth of the single channel storage oscilloscope for 8Ksamp, waveform refresh rate of 15 frames per second, has certain real-time. By TFT240X320 operation interface, the touch display waveform control. Waveform tensile and other control movement by touching sliding touch-screen, brought different operating experience. Oscilloscope produ ction into modular function board, divided into analog channels, control panel, digital core board, display panel. Oscilloscope hardware also became a high-speed data sampling development platform.

Key Words：Oscilloscope; FPGA; Gain control; Trigger circuit; Touch screen

目录

1项目背景 ...................................................................................................................................... - 1 -

1.1示波器简介 ...................................................................................................................... - 1 -

1.2示波器发展现状............................................................................................................... - 2 -2数字存储示波器实现方案........................................................................................................... - 3 -

2.1总体构架方案................................................................................................................... - 3 -

2.2模拟前端方案................................................................................................................... - 4 -

2.2.1阻抗变换方案....................................................................................................... - 5 -

2.2.2增益控制方案....................................................................................................... - 6 -

2.2.3ADC驱动方案 ..................................................................................................... - 7 -

2.2.4抗混叠滤波处理................................................................................................... - 8 -

2.2.5直流偏移方案..................................................................................................... - 10 -

2.2.6触发方案............................................................................................................. - 10 -

2.3ADC方案....................................................................................................................... - 13 -

2.4FPGA数字处理系统板 ................................................................................................. - 14 -

2.5电源电路 ........................................................................................................................ - 15 -

2.6显示和接口方案............................................................................................................. - 16 -3硬件SOC及软件的实现基础.. (17)

3.1自定义功能模块及SOPC系统组成 (17)

3.2软件开发环境 (21)

3.3示波器应用软件构建模式 (22)

4项目测试验证 (23)

4.1模拟通道性能测试 (23)

4.1.1模拟带宽 (23)

4.1.2垂直精度 (24)

4.1.3水平精度 (24)

4.1.4输入范围 (24)

4.1.5输入阻抗 (24)

4.2波形测试 (24)

5结论 (27)

5.1项目技术总结 (27)

5.1.1阻抗变换和探头技术 (27)

5.1.2增益控制 (27)

5.1.3触发波形 (27)

5.1.4ADC技术 (27)

5.1.5数据处理技术 (28)

5.1.6操控程序构建 (28)

5.1.7新的操控理念 (28)

5.2技术之外的感触 (28)

6附件 (29)

6.1原理图及PCB (29)

6.2程序 (34)

参考文献 (1)

致谢 (2)

1项目背景

1.1示波器简介

示波器是一种能够把电路信号从时域的维度展现在屏幕上的仪器，也因此功能示波器成为最常用的测量测试仪器之一。

示波器的纵轴方向被电压值所度量，横轴则度量着信号的时间属性。显示在屏幕的图像我们形象地称之为“波形”。而为了方便观察波形，示波器还需要能够设置这两个度量的档位和偏移，即有了垂直刻度，垂直偏移，时间刻度，水平偏移。有了这4个设置旋钮我们可以方便观察波形的各个细节。不过不要忽略观察波形的一个重要特性，那就是触发。触发的作用是等待信号的某些特征才开始显示波形。最简单和常用的触发条件是等待上升的波形穿越某个设定的点。有了以上几个基本设置操作就可以构成一个简单的示波器。

模拟示波器的构成：

图1-1 模拟示波器的构成

模拟示波器的构成如图1-1，通过把处理过的信号加在示波管的垂直方向，用锯齿波加在波器管的水平方向来演绎时间。通过触发电路来开启锯齿波从而触发波形。这样的实现方式存在着几个不够理想的缺陷。首先波形是靠眼睛看，偶发性的波形看到了就算看到了，没看到可没有第二次机会。其次示波管的余辉时间太短，对于变化比较缓慢的波形，仅仅靠放慢扫描速度也是看不到波形的全貌的。因为波形过早地消失了。具有存储功能的模拟示波器成为了高级仪器。

图1-2 数字示波器的组成

新型示波器——数字存储示波器

改进型的模拟示波器开始有了数字的踪影，也有了数字示波器的雏形。其结构如图1-2。数字示波器除了模拟前端还保持模拟的模拟的方式处理信号其他处理都采用了数字化技术，大量地采用ADC和DAC技术，连控制波形的偏移和放大也数字化了，不仅如此，显示部件也采用了液晶屏幕。除了显示波形以外还能显示出更多的参数信息，如频率，幅值，上升时间等众多测量参数。

1.2示波器发展现状

目前在国内的大部分实验室使用的是快要过时的模拟示波器，其带宽都在100MHz以下，而同样带宽的数字示波器的价格则在万元左右。而世界上对低端示波器的定义在300MHz，大家使用100MHz的示波器而没有选更高主要原因是数字示波器的核心技术被外国企业所垄断。Tek，Fluke，Agilent，力科等示波器制造商几乎占据了国内的数字示波器的市场。不仅如此，因为技术被垄断，外国

公司把售价抬得很高，远高于示波器的制造成本。

2数字存储示波器实现方案

本章节详细讨论了数字示波器各部分的实现方案，通过对方案的讨论引出了示波器的技术构成和技术目标。

2.1总体构架方案

数字示波器一般构成如图2-1.

图2-1 数字示波器框图

来自探头的信号首先经过无源衰减然后进行阻抗变换（即缓冲），之后信号具有的一定的驱动能力，再经过可变增益的放大或衰减调整到适合ADC采样的幅值，为了能在屏幕上移动波形，信号在增益调整之后添加一个偏移量在有ADC 驱动电路输入给ADC芯片，ADC是数据采样的核心，经过高速采样的信号变成了数据流，通过数据存储电路把大量的波形数据存储起来。采样部分告一段落。数据存储器的数据能通过数据总线读写。控制核心通过分析触发条件挑选存储波形中合适的部分或全部数据处理成现实波形。而所有控制的命令始于控制面板，用户设置好的各种参数通过操作面板采集到控制核心，控制核心把这些控制参数

转换成合适不同逻辑设置和模拟电压。例如我们控制波形上下移动将会被控制核心转换成控制DAC产生偏移电压加载在进入ADC前的模拟信号中。

模拟通道在很宽的不同带宽指标下结构并没有太多的变化，而不同的带宽指标通过不同的性能的模拟芯片实现。而示波器带宽指标不同就不能用单一的一种数据处理结构来处理数据。举个例子，在10MHz采样时钟下的数据流我们可以用74系列的芯片对数据锁存并存入单片FIFO，而如果采样时钟上升到了1GHz,对ADC数据流的处理就只能用FPGA及定制芯片来接受和存储了数据流。1GHz 的采样时钟并不是随意虚高的数值，即使采样率达到了1GHz，示波器的理论带宽最高为500MHz，而实际应用中只能做到200MHz模拟带宽。这也是低端示波器的带宽性能。在数字示波器中后端数字处理的框架决定了整个示波器的性能。我们有必要先讨论一下数字示波器的数字处理框架。

FPGA还有一个强大的功能就是在其大规模的逻辑资源的基础上构建SOPC 系统。SOPC系统是ALTERA公司首先提出来了，其含义是可编程片上系统。即在一个块FPGA实现系统的整个功能。其实现的基础是处理器软核和外围数字部件。SOPC系统的意义在于构建简单快速，处理系统的构建风险降低了，开发周期也将缩短。而且构建相当地灵活，我们可以按照自己的意愿设计添加专用处理组件，无缝的结合在CPU系统中。举个例子，如果我们需要一个FFT处理，我们可以先构建一个FFT处理硬件，在借助SOPC 构建软件我们可以为FFT定制一条汇编指令，在C/C++中生成C的宏指令。这样我们在C环境中调用一条指令就可以完成FFT运算。而SOPC系统可以利用FPGA剩余的逻辑资源实现其他在原来FPGA实现的逻辑电路，而不受到太多的影响。

2.2模拟前端方案

不管是数字示波器还是模拟示波器，在模拟前端的结构上面是不需要有区别的。模拟前端的任务都是把信号的幅值和偏移调整到需要的水平。主要是两个参数的调整，调整幅值即是变化通道中的增益，而偏移量是通过加上一个直流分量实现偏移。所以我们可以用图2-2的框图预览模拟前端的结构。

图2-2 模拟前端组成框图

模拟前端可以讨论的技术点有很多，其中的很多技术也是关键技术。下面我分开讨论一下模拟前端的各个技术组成。

2.2.1阻抗变换方案

示波器测量电路是需要在电路中截取信号，同时要尽量减少对信号的影响。加大模拟前端的输入电阻，减少输入电容，是示波器首先应该解决的问题。阻抗变换电路能提供一个大的输入电阻，小的输入电容通路，同时提供一个小的输入电阻大的驱动电流的输出。这个输出提供给后级电路就不需要担心信号变形。输入信号和输入信号通常不需要放大或衰减。

但是阻抗变换电路存在一些技术难点。阻抗变换要至少要同时达到5个指标。1，大的输入电阻，通常在GΩ级，2，小的输入电容，小于5pF，3，高的通频带，对于一个100MHz带宽的示波器，因为每一级都在消耗带宽，阻抗变换的通带要在200MHz以上，才能保证进入ADC的信号高于100MHz带宽。4，高的摆率，摆率和带宽有着紧密的联系，但是高的带宽不一定意味着高的摆率，因为大多数运放的小信号带宽比大信号带宽高很多，大信号的带宽更能体现摆率的意义。更大的摆率意味着更快的变化速度，这样你才能看到类似阶跃的信号。5，输入输出电压范围，输入电压范围会直接影响后级增益分配，而增益和带宽有一定的互斥关系。阻抗变换的输入范围会间接影响带宽指标。

如果说单独满足上述技术要求那设计的难度并不大，而要同时满足以上性能。就有难度了。

现在集成运放的研究与以往相比取得了长足的进步，现在我们可以轻松的买到带宽超过1GHz的运放。电流反馈型运放测有着更高的带宽性能。如果能找到一款高速且具有高输入阻抗的运放，把它设置成Gain=1，那么阻抗变换变得很简单。而现在就有这样的运放。如TI公司的OPA656，OPA657。OPA657的增益带宽积达到了1.6GHz，当配置成Gain=1，那么小信号带宽达到了1.6GHz，而输入阻抗达到了1TΩ，足以满足低端示波器的性能需求。

图2-3 集成缓冲芯片

本设计中采用如图2-3方案，这个方案与直流交流分开缓冲精确合成方案相比成本可高出不少。

2.2.2增益控制方案

增益控制范围达到40dB，带宽达到300MHz的集成增益控制芯片是找的到。选用集成控制增益芯片完成增益控制与前两个方案相比有很大的优势，首先增益控制连续可调，而集成化得芯片体积大大减少，电路变得简单，PCB板的绘制也简洁了许多，从PCB线路的角度来说连接简单风险小，电源去耦也方便。此外电路的功耗与前两个方案相比也小一些。

我选用的就是VCA824方案。在使用中发现了一个问题。VCA824有两个偏移，一个是内部乘法器之前形成的偏移，另一个是乘法器之后形成的偏移：一个输入偏移，另一个是输入偏移，最后的偏移结果是由这两个偏移叠加而来的。输出偏移是相对固定的，而输入偏移和增益控制有一定关系。如图2-4。

图2-4 VCA824输入偏移与增益的关系

由图2-4可以看出，在其他的增益点有不同的偏移，而且偏移量不可以忽略，必须得采取措施，否则示波器在使用直流测量功能时，此偏移将造成直流测量误差。解决方法可以用DAC通道板提供一个偏移修正电压（如图2-5）。

图2-5 VCA824偏移补偿方案

这个偏移修正随着增益的值输出对应的偏移修正电压，也就是说，通过实验的方法把修正的参数做成数据表格存放在处理器中，通过查表来修正偏移误差将会大大减小。在实际运用中这个方法取得了和很好的效果。

2.2.3ADC驱动方案

高速ADC通常是差分输入，信号通过增益控制之后需要一个把单极性信号转换成为差分信号的电路，同时这个电路直接驱动ADC。

单运放缓冲单极驱动方案

如果把差分输入的ADC的负输入端接在一个中间电平，只驱动正输入端也是可工作的（图2-6）。

图2-6 单极驱动方案

不过这样的用法会损失一半的输入动态范围，也会增大失真。同时还损失了6dB的增益。没有差分运放的时候可以勉强使用此方案。

单芯片差分驱动方案

如果有集成的差分运发来驱动ADC（图2-7）那是最好不过了，不至于损失ADC的动态输入范围和通道的增。

图2-7 差分驱动方案

图中THS4509具有1.9GHz的带宽，6600V/us的摆率，而差分共模电平可以重新定位。精确对准ADC的参考的中间电平，使ADC的输入窗口尽其所用。

2.2.4抗混叠滤波处理

数字示波器常常出现测试同一个周期波形在不同的水平档位看到同样的形状，或者明显不符合收缩比例。看个例子：

图2-8 未发生混叠

如图2-8，红色点标记为ADC在波形上的采样点，把所有采到的点连起来

就能显现出信号的波形了。

图2-9 发生混叠

而如果出现如图2-9的情况，我们把采到的点连起来也得到了红色的波形。

这个波形和实际波形明显不符。这个时候发生了采样混叠。很明显当采样点低于

信号频率是会发生混叠。

那采样频率和信号频率满足什么关系才不会发生混叠呢？奎斯特研究并证

明了，采样频率必须大于信号频率的2倍才不至于发生混叠。

可见在采样率一定的时候，需要限制采样前信号的频谱宽度才保证显示不发

生混叠。