乘法器实验报告

实验报告

实验题目：乘法器姓名：闫盼蛟学号：2009432017

一．实验目的

理解并掌握乘法器的原理

二．实验原理

1.有符号数乘法——Booth乘法器

Booth算法是一个更有效的计算有符号数乘法的算法，算法的新颖之处在于减法也可以用于计算乘积。假定2（10）×6（10），或者说0010B×0110B：

Booth发现加法和减法可以得到同样的结果。Booth算法的关键在于把1分类为开始、中间、结束3种。如图：

1的结束1的中间1的开始

当然一串0的时候加法减法都不做。因此，总结1的分类情况有4种。如下表：

Booth算法是根据乘数的相邻2位来决定操作，第一步根据相邻2为的4中情况来进行加或减操作，第二步仍然是将积寄存器右移。算法描述如下：

（1）根据当前位和其右边的位，做如下操作。

00:0的中间，无任何操作

01:1的结束，将被乘数加到积的左半部分

10:1的开始，积的左半部分减去被乘数

11:1的中间，无任何操作

（2）将积寄存器右移一位。

需要注意的是，因为Booth乘法器实有符号数的乘法，因此积寄存器移位的时候，为了保留符号位，进行算术右移，不像前面的算法逻辑右移就可以了。

三．实验代码

LIBRARY IEEE;

USE IEEE.Std_logic_1164.ALL;

ENTITY booth_multiplier IS

GENERIC(k : POSITIVE := 3); --input number word length less one

PORT( multiplicand : IN BIT_VECTOR(k DOWNTO 0);

multiplier : IN BIT_VECTOR(k DOWNTO 0);

clock : IN BIT;

product : INOUT BIT_VECTOR((2*k + 2) DOWNTO 0);

final : OUT BIT

);

END booth_multiplier;

ARCHITECTURE structural OF booth_multiplier IS

SIGNAL mdreg : BIT_VECTOR(k DOWNTO 0);

SIGNAL adderout : BIT_VECTOR(k DOWNTO 0);

SIGNAL carries : BIT_VECTOR(k DOWNTO 0);

SIGNAL augend : BIT_VECTOR(k DOWNTO 0);

SIGNAL tcbuffout : BIT_VECTOR(k DOWNTO 0);

SIGNAL adder_ovfl : BIT;

SIGNAL comp : BIT;

SIGNAL clr_md : BIT;

SIGNAL load_md : BIT;

SIGNAL clr_pp : BIT;

SIGNAL load_pp : BIT;

SIGNAL shift_pp : BIT;

SIGNAL boostate : NATURAL RANGE 0 TO 2*(k + 1) :=0;

BEGIN

PROCESS --main clocked process containing all sequential elements

BEGIN

W AIT UNTIL (clock'EVENT AND clock = '1');

--register to hold multiplicand during multiplication

IF clr_md = '1' THEN

mdreg <= (OTHERS => '0');

ELSIF load_md = '1' THEN

mdreg <= multiplicand;

ELSE

mdreg <= mdreg;

END IF;

--register/shifter accumulates partial product values

IF clr_pp = '1' THEN

product <= (OTHERS => '0');

product((k+1) downto 1) <= multiplier;

ELSIF load_pp = '1' THEN

product((2*k + 2) DOWNTO (k + 2)) <= adderout; --add to top half

product((k+1) DOWNTO 0) <= product((k+1) DOWNTO 0); --refresh bootm half

ELSIF shift_pp = '1' THEN

product <= product SRA 1; --shift right with sign extend

ELSE

product <= product;

END IF;

END PROCESS;

--adder adds/subtracts partial product to multiplicand

augend <= product((2*k+2) DOWNTO (k+2));

addgen : FOR i IN adderout'RANGE

GENERATE

lsadder : IF i = 0 GENERATE

adderout(i) <= tcbuffout(i) XOR augend(i) XOR product(1);

carries(i) <= (tcbuffout(i) AND augend(i)) OR

(tcbuffout(i) AND product(1)) OR

(product(1) AND augend(i));

END GENERATE;

otheradder : IF i /= 0 GENERATE

adderout(i) <= tcbuffout(i) XOR augend(i) XOR carries(i-1);

carries(i) <= (tcbuffout(i) AND augend(i)) OR

(tcbuffout(i) AND carries(i-1)) OR

(carries(i-1) AND augend(i));

END GENERATE;

END GENERA TE;

--twos comp overflow bit

adder_ovfl <= carries(k-1) XOR carries(k);

--true/complement buffer to generate two's comp of mdreg

tcbuffout <= NOT mdreg WHEN (product(1)='1') ELSE mdreg;

--booth multiplier state counter

PROCESS BEGIN

W AIT UNTIL (clock'EVENT AND clock = '1');

IF boostate < 2*(k + 1) THEN

boostate <= boostate + 1;

final <='0';

ELSE

final <='1';

boostate <= 0;

END IF;

END PROCESS;

--assign control signal values based on state

PROCESS(boostate)

BEGIN

--assign defaults, all registers refresh

clr_md <= '0';

load_md <= '0';

clr_pp <= '0';

load_pp <= '0';

shift_pp <= '0';

--boostate <=0;

IF boostate = 0 THEN

load_md <= '1';

clr_pp <= '1';

ELSIF boostate MOD 2 = 0 THEN --boostate = 2,4,6,8 ....

shift_pp <= '1';

ELSE --boostate = 1,3,5,7......

IF product(1) = product(0) THEN

NULL; --refresh pp

ELSE

load_pp <= '1'; --update product

END IF;

END IF;

END PROCESS;

END structural;

四．实验步骤

（1）打开Quartus Ⅱ。

（2）将子板上的JTAG端口和PC机的并行口用下载电缆连接。打开实验台电源。

（3）执行Tools Programmer命令，将booth_multiplier.sof下载到FPGA中。注意在执行Programmer中，应在program/configure下方的方框中打钩，然后下载。

（4）在实验台上通过模式开关选择FPGA-CPU独立调试模式010 。

（5）将开关CLKSEL拨到0，将短路子DZ3短接且短路子DZ4断开，使FPGA-CPU所需要的始终使用正单脉冲时钟。

五．实验现象

本实验实现4位数的Booth乘法（有符号数乘法）。

输入输出规则对应如下：

（1）输入的4位被乘数（multiplicand）md3~md0对应开关SD11~SD8。

（2）输入的4位乘数（multiplier）md3~md0对应开关SD3~SD0。

（3）按单脉冲按钮，输入脉冲，也即节拍。

（4）乘积product p8~p0对应灯A8~A0。

（5）当计算结束时，final信号为1，对应灯R7。

本实验通过9个小步骤实现，通过按单脉冲按钮输入脉冲，观察积寄存器的变化，掌握booth 乘法器的原理。

（1）拨动开关SD11~SD8输入4位被乘数（md3~md0）0010，SD3~SD0输入4位乘数（mr3~mr0）1101 。

（2）按动单脉冲按钮，输入脉冲，对照表观察寄存器即灯A8~A0的变化情况，当灯R7亮时，说明计算结束，灯A7~A0为最后相乘结果。

进行新的乘法运算时，或者说当上一次运算结束即灯R7亮时，输入新的被乘数、乘数（拨动开关），然后按动脉冲开关即可观察正确的寄存器结果。