晶圆制造设备
近期废水站处理工艺流程
含氟废水
浓度500mg/L
浓度：10~50万mg/L
图3-6
2
废气处理流程图
酸性气体处理设施
碱性气体处理设施
有机气体处理设施
图3－7
废气排放筒平面布置图
1900 1300
φ900 φ1000 φ1200 φ1200 φ1200 碱性气体 有机气体 酸性气体
工艺流程简介
芯片生产的主要工序
（1）清洗
外购的8英寸硅片需先用H2SO4去除金属杂质，然后用有机溶剂去除油污，再用纯水反复清洗，最后用氮气吹干。
（2）氧化
氧化的目的是在硅片表面形成一层S i O2膜，在800～1300℃下使硅氧化。然后再清洗。
（3）匀胶、光刻、显影
匀胶是在清洁后的硅片上均匀涂上一层光刻胶，光刻胶经两级烘干后进行光刻，光刻胶对很窄的紫外线敏感。再用特定的显影液清洗除去光刻胶。
（4）刻蚀
刻蚀的目的是将光刻后暴露的氧化层去除，使基质（硅）显露出来。常用HF和纯水来处理：
S i O2＋6HF H2[SiFO]＋2H2O
（5）扩散、离子注入
采用热扩散和离子注入技术将磷、砷等杂质掺入硅衬底的MOS器件中。
（6）化学气相沉淀（CVD）
通过气态物质的化学反应，在硅衬底上沉积一层氮化硅、二氧化硅、多晶硅薄膜及氧化膜。
（7）化学机械抛光（CMP）
在已形成图案的晶片上进行采用化学机械抛光（CMP），使之形成整体平面，以减轻多层结构造成的严重不平的表面形态，满足光刻时对胶深的要求。
（8）背面减薄（BG）
在芯片生产过程中，使用较厚的芯片（太薄不利于加工），因此在加工结束后需用细砂轮将芯片的背面进行磨削，使芯片减至一定厚度。
ASMC本次扩建工程起主要工艺流程见图3-4
生产工艺中主要污染物分布情况见图3-5
晶圆生产工艺与流程介绍
晶圆的生产工艺流程介绍 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序(其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序) ：晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1.晶棒成长工序：它又可细分为： 1).融化( Melt Down ) 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C 以上，使其完全融化。 2).颈部成长( Neck Growth ) 待硅融浆的温度稳定之后，将〈1.0.0 〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸(一般约6mm 左右)，维持此直径并拉长100-200mm ，以消除晶种内的晶粒排列取向差异。3).晶冠成长( Crown Growth ) 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸(如5、6、8、12 吋等)。4).晶体成长( Body Growth ) 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5).尾部成长( Tail Growth ) 当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的
晶棒。 2.晶棒裁切与检测( Cutting & Inspection ) 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨( Surface Grinding & Shaping ) 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4.切片( Wire Saw Slicing ) 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边( Edge Profiling ) 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨( Lapping ) 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7.蚀刻( Etching ) 以化学蚀刻的方法，去掉经上几道工序加工后在晶片表面因加工应力而产生的一层损伤层。 8.去疵( Gettering ) 用喷砂法将晶片上的瑕疵与缺陷感到下半层，以利于后序加工。
【半导体研磨 精】半导体晶圆的生产工艺流程介绍
?从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--> 晶棒裁切与检测--> 外径研磨--> 切片--> 圆边--> 表层研磨--> 蚀刻--> 去疵--> 抛光--> 清洗--> 检验--> 包装 1 晶棒成长工序：它又可细分为： 1）融化（Melt Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）颈部成长（Neck Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长 100-200mm，以消除晶种内的晶粒排列取向差异。 3）晶冠成长（Crown Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如 5、6、8、12吋等）。 4）晶体成长（Body Growth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）尾部成长（Tail Growth） 1
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2 晶棒裁切与检测（Cutting & Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3 外径研磨（Su rf ace Grinding & Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4 切片（Wire Saw Sl ic ing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5 圆边（Edge Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 ? 6 研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7 蚀刻（Etching） 1
光刻和晶圆级键合技术在3D互连中的研究
光刻和晶圆级键合技术在3D互连中的研究 作者：Margarete Zoberbier、Erwin Hell、Kathy Cook、Marc Hennemayer、Dr.-Ing. Barbara Neuber t，SUSS MicroTec 日益增长的消费类电子产品市场正在推动当今半导体技术的不断创新发展。各种应用对增加集成度、降低功耗和减小外形因数的要求不断提高，促使众多结合了不同技术的新结构应运而生，从而又催生出诸多不同的封装方法，因此可在最小的空间内封装最多的功能。正因如此，三维集成被认为是下一代的封装方案。 本文将探讨与三维互连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、所面临的各种挑战、有效的解决方案及未来发展趋势。 多种多样的三维封装技术 为了适应更小引脚、更短互连和更高性能的要求，目前已开发出系统封装（SiP）、系统芯片（SoC）和封装系统（SoP）等许多不同的三维封装方案。SiP即“单封装系统”，它是在一个IC封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、SAW/BA W滤波器、预封装IC、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一种外形因数相对较小的堆叠式芯片封装方案。 SoC可以将所有不同的功能块，如处理器、嵌入式存储器、逻辑心和模拟电路等以单片集成的方式装在一起。在一块半导体芯片上集成系统设计需要这些功能块来实现。通常，So C设计与之所取代的多芯片系统相比，它的功耗更小，成本更低，可靠性更高。而且由于系统中需要的封装更少，因而组装成本也会有所降低。 SoP采用穿透通孔和高密度布线以实现更高的小型化。它是一种将整个系统安装在一个芯片尺寸封装上的新兴的微电子技术。过去，“系统”往往是一些容纳了数百个元件的笨重的盒子，而SoP可以将系统的计算、通信和消费电子功能全部在一块芯片上完成，从而节约了互连时间，减少了热量的产生。 最近穿透硅通孔（TSV）得到迅速发展，已成为三维集成和晶圆级封装（WLP）的关键技术之一。三维TSV已显现出有朝一日取代引线键合技术的潜力，因此它可以使封装尺寸进
集成电路制造工艺流程之详细解答
集成电路制造工艺流程之详细解答 1.晶圆制造( 晶体生长-切片-边缘研磨-抛光-包裹-运输 ) 晶体生长(Crystal Growth) 晶体生长需要高精度的自动化拉晶系统。 将石英矿石经由电弧炉提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达0.99999999999。 采用精炼石英矿而获得的多晶硅，加入少量的电活性“掺杂剂”，如砷、硼、磷或锑，一同放入位于高温炉中融解。 多晶硅块及掺杂剂融化以后，用一根长晶线缆作为籽晶，插入到融化的多晶硅中直至底部。然后，旋转线缆并慢慢拉出，最后，再将其冷却结晶，就形成圆柱状的单晶硅晶棒，即硅棒。 此过程称为“长晶”。 硅棒一般长3英尺，直径有6英寸、8英寸、12英寸等不同尺寸。 硅晶棒再经过研磨、抛光和切片后，即成为制造集成电路的基本原料——晶圆。 切片(Slicing) /边缘研磨(Edge Grinding)/抛光(Surface Polishing) 切片是利用特殊的内圆刀片，将硅棒切成具有精确几何尺寸的薄晶圆。 然后，对晶圆表面和边缘进行抛光、研磨并清洗，将刚切割的晶圆的锐利边缘整成圆弧形，去除粗糙的划痕和杂质，就获得近乎完美的硅晶圆。 包裹(Wrapping)/运输(Shipping) 晶圆制造完成以后，还需要专业的设备对这些近乎完美的硅晶圆进行包裹和运输。 晶圆输送载体可为半导体制造商提供快速一致和可靠的晶圆取放，并提高生产力。 2.沉积 外延沉积 Epitaxial Deposition 在晶圆使用过程中，外延层是在半导体晶圆上沉积的第一层。 现代大多数外延生长沉积是在硅底层上利用低压化学气相沉积(LPCVD)方法生长硅薄膜。外延层由超纯硅形成，是作为缓冲层阻止有害杂质进入硅衬底的。
红外检测晶圆键合质量系统说明书
红外检测晶圆键合质量系统说明书 ? 概述 该系统是用于晶圆键合过程后的质量检测系统。能够提供给使用者快速、精确的无损界面检测图像。该系统具有很强的通用性，不仅适用于硅-硅、玻璃-硅或者玻璃-玻璃晶圆键合，还适用于GaAs 、InP 等半导体晶圆。该系统克服了X 射线投射法和扫面声学显微探测法费时费力、系统复杂和成本昂贵的特点。最大能检测的晶圆直径为200mm ，满足绝大多数科研和生产所需。该系统具有高效、实时、无损、低成本、结果清晰的特点，是实时检测空洞和键合过程的理想手段。 ? 特点 1．红外光源以提供高的检测质量 2．键合晶圆对的自动成像 3．高灵敏度CCD 以提供高分辨率、高对比度图像 4．微米级的检测精度 5．可检测的最大晶圆直径为200mm 6．搭载不同波长的滤波片可以检测绝大多数的晶圆材料 7．基于计算机的图像获取软件 8．支持Windows/Linux 系统，集成多种二次开发工具 ? 工作原理 图1 检测系统结构图 对于理想晶体来说，光是否透射晶体取决于光子的能量和晶体材料的禁带宽度： g E hc />λ 对于硅的禁带宽度为1.12eV ，故其透射光最小波长为1.1μm 。如果两片晶圆的键合界面存在未键合区域，则入射光在上下表面两次反射后形成相干光，经红外摄像机处理后，会在显示器上出现明暗交替的干涉条纹。如果未键合区域面积较大且间隙高度不大，则会出现很多较大的干涉条纹；当键合界面处间隙较大时，入射光无法形成干涉现象，在图片上的对应
位置将只能出现颜色较暗的图案。因此，根据键合片的红外透射图像，就可以检测到键合圆片的缺陷状态及分布。根据干涉的圈数还可以定量的计算出空洞的大小。 产生暗条纹，应满足： λλ21212+= m nd ),2,1,0( =m 其中n 为空洞中介质的折射率，d 为空洞高度，m 为干涉环数，λ为所用红外光的波长。若已知n 、m 、λ，则可得： n n m d 44λλ+ = ),2,1,0( =m 图2 未键合区域光线反射图 图3 红外透射干涉图 检测系统主要有四个部分：光源部分、工作台部分、红外相机部分和计算机部分。测试系统的结构如图1所示，主要部分包括：底座、盒体、白炽灯、匀光片、待检测圆片、滤光片、放大镜头和红外摄像机。不同尺寸的晶圆成像距离不同，镜头和晶圆间距离的调节可以通过改变横梁的高度和改变摄像机的焦距来实现。 盒体设计如图4所示。采用4光源，以获得较为均匀一致的光强分布，避免不均匀光强对观测结果的影响。为了获得较高对比度的图像和适应不同尺寸晶圆的成像，通常需要调节功率调节器以使照明系统提供的光强可控制。低光强的图像对比度较高，而高光强的图像分辨率更高。 图4 盒体结构图 图5 检测系统实物图 红外相机镜头滤光片横梁待检测圆片匀光片盒 体白 炽灯底 座红外相机镜头滤光片横梁待检测圆片匀光片盒体 白炽灯底座 红外相机 镜头 滤光片横梁待检测圆片匀光片盒体白炽灯底座红外相机镜头 滤光片横梁待检测圆片 匀光片盒体白炽灯底座电源供应 功率调节器 盒体
晶圆封装测试工序和半导体制造工艺流程0001
盛年不重来，一日难再晨。及时宜自勉，岁月不待人 盛年不重来，一日难再晨。及时宜自勉，岁月不待人 A.晶圆封装测试工序 一、IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electro n Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dime nsioi n Measureme nt) 对蚀刻后的图案作精确的尺寸检测。 二、IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic )及塑胶(plastic )两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割( die saw)、黏晶(die mount / die bond)、焊线(wire bon d)、圭寸胶(mold )、剪切/ 成形(trim / form )、印字(mark )、电镀(plating )及检验(inspection )等。 (1) 晶片切割(die saw ) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die )切割分离。举例来说：以 0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M微量。 欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之 晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mou nt / die bo nd ) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线 架则经由传输设备送至弹匣( magazi ne )内，以送至下一制程进行焊线。 ⑶焊线(wire bond ) IC构装制程(Packaging )则是利用塑胶或陶瓷包装晶粒与配线以成集成电路( Integrated Circuit ;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械
晶圆级键合技术的最新发展
晶圆级键合技术的最新发展 2011-11-24 19:37:28 来源：SUSS MicroTec 评论：0点击：179 晶圆片键合应用于MEMS工业已达数十年时间，业界有责任建立标准规范，设定气密性、键合强度、缺陷检测、批量生产设备。而高级CMP工艺、硅垂直深孔刻蚀、金属填充互联技术的发展将促使CMOS工业继续进步。MEMS 和CMOS生产制造技术的交叉彻底变革了整个市场。 Shari Farrens 博士 晶圆键合部-首席科学家 SUSS MicroTec 1. 引言 晶圆级MEMS（微电子机械系统）键合技术应用于生产加速度计、压力传感器和陀螺仪等领域已数十年。汽车工业一直以来都是这些MEMS器件的主要最终用户。但近期例如手机和游戏机产业的需求导致MEMS消费类产品市场爆发性增长，使得这一行业发生了巨大变化。最重大的变化可能就是更大的市场和更低的成本要求。同时，集成MEMS 器件和CMOS控制器或其它IC部件的需求，使得该技术研究开始转向关注怎样才能制造这些器件。 MEMS的晶圆级键合方式以往主要为阳极键合和玻璃浆料键合。这两种键合方式在产品使用寿命期间，都具有十分良好的气密性，并且对于上游制造方面的严苛要求如颗粒沾污和表层形貌，都具有相对良好的适应性。然而，这些方法并不能解决极限尺寸、集成度和垂直封装的问题。 2. 高级MEMS 键合要求 新型MEMS芯片需要满足更小产品尺寸的要求。实现这一目标最合适的方式应当是金属封装技术。相比其它材料，金属具有更低的透气性，因此可以提供更好的气密等级。金属密封材料在晶圆片上占用更小的面积，晶圆也就可以容纳更多的器件，所以在提高气密性的同时，微机械部件的实际尺寸也减小了。 金属密封技术的另一个特点是，它为芯片提供了电通路。所以在设计芯片时可以引入垂直互联金属层，实现晶圆堆叠和先进封装技术，从而进一步减小芯片尺寸，降低成本。 3. 金属键合技术 金属键合技术大体上可以分为两类：非熔化型扩散法以及自平坦化（熔化）共熔晶反应。在运用这两种技术时，可以根据所希望的技术参数和要求，分别选取适合的金属系。 金属扩散键合，是一种典型的热压力键合。首先，使金或铜沉积到需要连接的部件表面，然后将部件相互对准后置入精密晶圆键合机，如SUSS MicroTec公司的CB200中。键合机控制腔室内气氛，加热加压将部件键合到一起。扩散键合是物质界面间原子相互混合的结果，键合结果气密性极好。 对于表面粗糙度和形貌都符合一定要求的器件，扩散键合是一种很好的选择。键合中，金属层并不熔化，因此必须与需要键合的表面紧密接触，对于粗糙表面、表面有颗粒或其它表面缺陷的情况，这种键合方式就不合适了。 在共熔晶键合过程中，两种金属熔合为合金并固化。可用于共熔晶键合的金属材料有AuSi,、AuSn、AuGe、CuSn、AlGe，以及其它一些不常用的合金材料。共熔晶键合过程中，基片上的金属层在被称为共熔温度Te的特定温度下相互熔合。合金沉积当量或金属层厚度决定了合金的合金温度Te。金属共熔后发生了数个重要的工艺变化。 首先，金属材料熔化会导致金属层在结合面加速混合和消耗。这提供了一个良好的控制反应，可以形成均匀界面。其次，金属形成流体状态，这样在界面上，包括任何表面异形区域都可以自平坦化。 最后，共熔晶键合的重点是在重新凝固后使混合物形成晶体结构，从而获得很高的热稳定性。因此在任何时候T>Te 时，晶圆键合中的合金过程并不会由于一定的合金比例成分而结束，而是在界面处形成一个更稳定的熔融金相。
晶圆的生产工艺流程汇总
晶圆的生产工艺流程： 从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长--晶棒裁切与检测--外径研磨--切片--圆边--表层研磨--蚀刻--去疵--抛光--清洗--检验--包装1、晶棒成长工序：它又可细分为： 1）、融化（MeltDown ）：将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）、颈部成长（Neck Growth）:待硅融浆的温度安定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺 寸（大凡约6mm左右），维持此直径并拉长100-200mm,以消除晶种内的晶粒排列取向差异。 3）、晶冠成长（CrownGrowth）:颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12 吋等）。 4）、晶体成长（Body Growth）:不断调整提升速度和融炼温度，维持不变的晶棒直径，只到晶棒长度达到预定值。 5）、尾部成长（Tail Growth）:当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根统统的晶棒。2、晶棒裁切与检测（Cutting&Inspection ） :将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3、外径研磨（Surface Grinding & Shaping :由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4、切片（WireSawSlicing :由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。
半导体工艺主要设备大全
清洗机超音波清洗机是现代工厂工业零件表面清洗的新技术,目前已广泛应用于半导体硅片的清洗。超声波清洗机“声音也可以清洗污垢”——超声波清洗机又名超声波清洗器，以其洁净的清洗效果给清洗界带来了一股强劲的清洗风暴。超声波清洗机（超声波清洗器）利用空化效应，短时间内将传统清洗方式难以洗到的狭缝、空隙、盲孔彻底清洗干净，超声波清洗机对清洗器件的养护，提高寿命起到了重要作用。CSQ系列超声波清洗机采用内置式加热系统、温控系统，有效提高了清洗效率；设置时间控制装置，清洗方便；具有频率自动跟踪功能，清洗效果稳定；多种机型、结构设计，适应不同清洗要求。CSQ系列超声波清洗机适用于珠宝首饰、眼镜、钟表零部件、汽车零部件，医疗设备、精密偶件、化纤行业（喷丝板过滤芯）等的清洗；对除油、除锈、除研磨膏、除焊渣、除蜡，涂装前、电镀前的清洗有传统清洗方式难以达到的效果。恒威公司生产CSQ系列超声波清洗机具有以下特点：不锈钢加强结构，耐酸耐碱；特种胶工艺连接，运行安全；使用IGBT模块，性能稳定；专业电源设计，性价比高。反渗透纯水机去离子水生产设备之一，通过反渗透原理来实现净水。 纯水机清洗半导体硅片用的去离子水生产设备，去离子水有毒，不可食用。 净化设备主要产品：水处理设备、灌装设备、空气净化设备、净化工程、反渗透、超滤、电渗析设备、EDI装置、离子交换设备、机械过滤器、精密过滤器、UV紫外线杀菌器、臭氧发生器、装配式洁净室、空气吹淋室、传递窗、工作台、高校送风口、空气自净室、亚高、高效过滤器等及各种配件。 风淋室：运用国外先进技术和进口电器控制系统,组装成的一种使用新型的自动吹淋室.它广泛用于微电子医院\制药\生化制品\食品卫生\精细化工\精密机械和航空航天等生产和科研单位,用于吹除进入洁净室的人体和携带物品的表面附着的尘埃,同时风淋室也起气的作用,防止未净化的空气进入洁净区域,是进行人体净化和防止室外空气污染洁净的有效设备. 抛光机整个系统是由一个旋转的硅片夹持器、承载抛光垫的工作台和抛光浆料供给装置三大部分组成。化学机械抛光时，旋转的工件以一定的压力压在旋转的抛光垫上，而由亚微米或纳米磨粒和化学溶液组成的抛光液在工件与抛光垫之间流动，并产生化学反应，工件表面形成的化学反应物由磨粒的机械作用去除，即在化学成膜和机械去膜的交替过程中实现超精密表面加工，人们称这种CMP为游离磨料CMP。 电解抛光电化学抛光是利用金属电化学阳极溶解原理进行修磨抛光。将电化学预抛光和机械精抛光有机的结合在一起，发挥了电化学和机构两类抛光特长。它不受材料硬度和韧性的限制，可抛光各种复杂形状的工件。其方法与电解磨削类似。导电抛光工具使用金钢石导电锉或石墨油石，接到电源的阴极，被抛光的工件（如模具）接到电源的阳极。 光刻胶又称光致抗蚀剂，由感光树脂、增感剂（见光谱增感染料）和溶剂三种主要成分组成的对光敏感的混合液体。感光树脂经光照后，在曝光区能很快地发生光固化反应，使得这种材料的物理性能，特别是溶解性、亲合性等发生明显变化。经适当的溶剂处理，溶去可溶性部分，得到所需图像（见图光致抗蚀剂成像制版过程）。光刻胶广泛用于印刷电路和集成电路的制造以及印刷制版等过程。光刻胶的技术复杂，品种较多。根据其化学反应机理和显影原理，可分负性胶和正性胶两类。光照后形成不可溶物质的是负性胶；反之，对某些溶剂是不可溶的，经光照后变成可溶物质的即为正性胶。利用这种性能，将光刻胶作涂层，就能在硅片表面刻蚀所需的电路图形。基于感光树脂的化学结构，光刻胶可以分为三种类型。①光聚合型，采用烯类单体，在光作用下生成自由基，自由基再进一步引发单体聚合，最后生成聚合物，具有形成正像的特点。②光分解型，采用含有叠氮醌类化合
【CN110047911A】一种半导体晶圆、键合结构及其键合方法【专利】
(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910324533.8 (22)申请日 2019.04.22 (71)申请人 武汉新芯集成电路制造有限公司 地址 430205 湖北省武汉市东湖开发区高 新四路18号 (72)发明人 周云鹏 郭万里 胡杏 黄宇恒 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 党丽 王宝筠 (51)Int.Cl. H01L 29/06(2006.01) H01L 23/544(2006.01) H01L 21/18(2006.01) (54)发明名称 一种半导体晶圆、键合结构及其键合方法 (57)摘要 本发明提供一种半导体晶圆、键合结构及其 键合方法，该半导体晶圆将与其他晶圆进行晶圆 级键合，在该晶圆中，在顶层覆盖层中形成有与 互连结构电连接的键合垫，同时，在该顶层覆盖 层中形成有键合对准图形，该键合对准图形的图 案由设置于顶层覆盖层中的点阵组成。这样，由 于键合对准图形设置于顶层覆盖层中，顶层覆盖 层之上将不再覆盖其他的材料层，提升键合设备 对键合对准图形的识别能力，增大了键合制程工 艺对准窗口，同时，键合对准图形的图案由点阵 组成，更易于键合孔工艺集成，且避免制造工艺 中碟陷等缺陷的产生。权利要求书1页 说明书6页 附图2页CN 110047911 A 2019.07.23 C N 110047911 A
权 利 要 求 书1/1页CN 110047911 A 1.一种半导体晶圆，其特征在于，包括： 半导体衬底； 衬底上的器件结构，以及所述器件结构的互连结构； 覆盖所述互连结构的顶层覆盖层； 设置于所述顶层覆盖层中且与所述互连结构接触连接的键合垫； 设置于所述顶层覆盖层中的键合对准图形，所述键合对准图形的图案由设置于顶层覆盖层中的点阵组成。 2.根据权利要求1所述的晶圆，其特征在于，所述键合对准图形的图案由多个子图形组成，且所述键合对准图形为中心对称图形。 3.根据权利要求2所述的晶圆，其特征在于，多个所述子图形中的一部分构成环绕图案，另一部分构成内置图案，所述内置图案设置于环绕图案中。 4.根据权利要求3所述的晶圆，其特征在于，所述环绕图案为一个多边形的子图形。 5.根据权利要求3所述的晶圆，其特征在于，所述环绕图案为多个条形子图形构成的多边形图案。 6.根据权利要求2所述的晶圆，其特征在于，所述键合对准图形包括多个区域，相邻区域中的子图形具有不同的延伸方向。 7.根据权利要求1-6中任一项所述的晶圆，其特征在于，所述晶圆包括阵列排布的芯片区，所述器件结构形成于所述芯片区，所述键合对准图形形成于所述芯片区之间的切割道上。 8.根据权利要求1-6中任一项所述的晶圆，其特征在于，所述点阵中的各点为圆形柱、椭圆形柱或方形柱。 9.一种键合结构，其特征在于，包括多个晶圆，所述多个晶圆沿垂直于晶圆方向键合在一起，所述多个晶圆中的至少一个为权利要求1-8中任一项所述的晶圆。 10.一种晶圆的键合方法，其特征在于，包括： 提供待键合晶圆，所述待键合晶圆为如权利要求1-8中任一项所述的半导体晶圆； 利用所述待键合晶圆中的键合对准图形进行对准； 进行待键合晶圆与另一晶圆的键合。 2
晶圆
2007-11-17 13:07:00 漫谈晶圆---讲述沙子转变成晶体及晶圆和用于芯片制造级的抛光片 的生产步骤 介绍 高密度和大尺寸芯片的发展需要大直径的晶圆。在上世纪60年代开始使用的是1²直径的晶圆，而现在业界根据90年代的工艺要求生产200毫米直径的晶圆。300 毫米直径的晶圆也已经投入生产线了，而根据SIA的技术路线图，到2007年，300毫米将成为标准尺寸。以后预期会是400毫米或450毫米直径的晶圆。大直径的晶圆是由不断降低芯片成本的要求驱动的。然而，这对晶圆制备的挑战是巨大的。大直径意味着高重量，这就需要更多坚固的工艺设备。在晶体生长中，晶体结构上和电学性能一致性及污染的问题是一个挑战，这些挑战和几乎每一个参数更紧的工艺规格要求共存。与挑战并进和提供更大直径晶圆是芯片制造不断进步的关键。 半导体硅制备 半导体器件和电路在半导体材料晶圆的表层形成，半导体材料通常是硅。到指定的电阻率水平，必须是指定的晶体结构，必须是光学的平这些晶圆的杂质含量水平必须非常低，必须掺杂面，并达到许多机械及清洁度的规格要求。制造IC级的硅晶圆分四个阶段进行： 晶圆制备阶段
**矿石到高纯气体的转变 **气体到多晶的转变 **多晶到单晶，掺杂晶棒的转变 **晶棒到晶圆的制备 半导体制造的第一个阶段是从泥土里选取和提纯半导体材料的原料。提纯从化学反应开始。对于硅，化学反应是从矿石到硅化物气体，例如四氯化硅或三氯硅烷。杂质，例如其他金属，留在矿石残渣里。硅化物再和氢反应（图3.1）生成半导体级的硅。这样的硅的纯度达99.9999999%，是地球上最纯的物质之一。1它有一种称为多晶或多 晶硅（polysilicon）的晶体结构。 晶体材料 材料中原子的组织结构是导致材料不同的一种方式。有些材料，例如硅和锗，原子在整个材料里重复排列成非常固定的结构，这种材料称 为晶体（crystals）。 原子没有固定的周期性排列的材料称为非晶或无定形（amorphous）。 塑料是无定形材料的例子。 晶胞 对于晶体材料实际上可能有两个级别的原子组织结构。第一个是单个原子的组织结构。晶体里的原子排列在称为晶胞（unit cell）的结构的特定点。晶胞是晶体结构的第一个级别。晶胞结构在晶体里到处 重复。
晶圆封装测试工序和半导体制造工艺流程
晶圆封装测试工序和半导体制造工艺流程 A.晶圆封装测试工序 一、 IC检测 1. 缺陷检查Defect Inspection 2. DR-SEM(Defect Review Scanning Electron Microscopy) 用来检测出晶圆上是否有瑕疵，主要是微尘粒子、刮痕、残留物等问题。此外，对已印有电路图案的图案晶圆成品而言，则需要进行深次微米范围之瑕疵检测。一般来说，图案晶圆检测系统系以白光或雷射光来照射晶圆表面。再由一或多组侦测器接收自晶圆表面绕射出来的光线，并将该影像交由高功能软件进行底层图案消除，以辨识并发现瑕疵。 3. CD-SEM(Critical Dimensioin Measurement) 对蚀刻后的图案作精确的尺寸检测。 二、 IC封装 1. 构装(Packaging) IC构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种，而目前商业应用上则以塑胶构装为主。以塑胶构装中打线接合为例，其步骤依序为晶片切割(die saw)、黏晶(die mount / die bond)、焊线(wire bond)、封胶(mold)、剪切/成形(trim / form)、印字(mark)、电镀(plating)及检验(inspection)等。 (1) 晶片切割(die saw) 晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。 举例来说:以0.2微米制程技术生产，每片八寸晶圆上可制作近六百颗以上的64M 微量。
欲进行晶片切割，首先必须进行晶圆黏片，而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上，而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。 (2) 黏晶(die mount / die bond) 黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)内，以送至下一制程进行焊线。 (3) 焊线(wire bond) IC构装制程(Packaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(Integrated Circuit;简称IC)，此制程的目的是为了制造出所生产的电路的保护层，避免电路受到机械性刮伤或是高温破坏。最后整个集成电路的周围会向外拉出脚架(Pin)，称之为打线，作为与外界电路板连接之用。 (4) 封胶(mold) 封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、內部产生热量之去除及提供能够手持之形体。其过程为将导线架置于框架上并预热，再将框架置于压模机上的构装模上，再以树脂充填并待硬化。 (5) 剪切/成形(trim / form) 剪切之目的为将导线架上构装完成之晶粒独立分开，并把不需要的连接用材料及部份凸出之树脂切除(dejunk)。成形之目的则是将外引脚压成各种预先设计好之形状，以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具，加上进料及出料机构所組成。 (6) 印字(mark)及电镀(plating) 印字乃将字体印于构装完的胶体之上，其目的在于注明商品之规格及制造者等资讯。
晶圆生产工艺与流程介绍
晶圆生产工艺与流程介 绍 文件编码（008-TTIG-UTITD-GKBTT-PUUTI-WYTUI-8256）
晶圆的生产工艺流程介绍从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长-->晶棒裁切与检测-->外径研磨-->切片-->圆边-->表层研磨-->蚀刻-->去疵-->抛光-->清洗-->检验-->包装 1.晶棒成长工序：它又可细分为： 1）.融化（MeltDown） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。 2）.颈部成长（NeckGrowth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长100-200mm，以消除晶种内的晶粒排列取向差异。 3）.晶冠成长（CrownGrowth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12寸等）。 4）.晶体成长（BodyGrowth） 不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）.尾部成长（TailGrowth）
当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2.晶棒裁切与检测（Cutting&Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨（SurfaceGrinding&Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。4.切片（WireSawSlicing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边（EdgeProfiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。 6.研磨（Lapping） 研磨的目的在于去掉切割时在晶片表面产生的锯痕和破损，使晶片表面达到所要求的光洁度。 7.蚀刻（Etching）
红外检测晶圆键合质量系统说明书
红外检测晶圆键合质量系统说明书 ?概述 该系统是用于晶圆键合过程后的质量检测系统。能够提供给使用者快速、精确的无损界面检测图像。该系统具有很强的通用性，不仅适用于硅-硅、玻璃-硅或者玻璃-玻璃晶圆键合，还适用于GaAs、InP等半导体晶圆。该系统克服了X射线投射法和扫面声学显微探测法费时费力、系统复杂和成本昂贵的特点。最大能检测的晶圆直径为200mm，满足绝大多数科研和生产所需。该系统具有高效、实时、无损、低成本、结果清晰的特点，是实时检测空洞和键合过程的理想手段。 ?特点 1．红外光源以提供高的检测质量 2．键合晶圆对的自动成像 3．高灵敏度CCD以提供高分辨率、高对比度图像 4．微米级的检测精度 5．可检测的最大晶圆直径为200mm 6．搭载不同波长的滤波片可以检测绝大多数的晶圆材料 7．基于计算机的图像获取软件 8．支持Windows/Linux系统，集成多种二次开发工具 ?工作原理
待检测圆片 白炽灯 图1 检测系统结构图 对于理想晶体来说，光是否透射晶体取决于光子的能量和晶体材料的禁带宽度： g E hc />λ 对于硅的禁带宽度为1.12eV ，故其透射光最小波长为1.1μm 。如果两片晶圆的键合界面存在未键合区域，则入射光在上下表面两次反射后形成相干光，经红外摄像机处理后，会在显示器上出现明暗交替的干涉条纹。如果未键合区域面积较大且间隙高度不大，则会出现很多较大的干涉条纹；当键合界面处间隙较大时，入射光无法形成干涉现象，在图片上的对应位置将只能出现颜色较暗的图案。因此，根据键合片的红外透射图像，就可以检测到键合圆片的缺陷状态及分布。根据干涉的圈数还可以定量的计算出空洞的大小。 产生暗条纹，应满足： λλ21212+=m nd ),2,1,0( =m 其中n 为空洞中介质的折射率，d 为空洞高度，m 为干涉环数，λ为所用红外光的波长。若已知n 、m 、λ，则可得： n n m d 44λλ+= ),2,1,0( =m
晶圆制造工艺流程
晶圆制造工艺流程 1、表面清洗 2、初次氧化 3、CVD(Chemical Vapor deposition) 法沉积一层Si3N4 (Hot CVD 或LPCVD) 。 （1）常压CVD (Normal Pressure CVD) （2）低压CVD (Low Pressure CVD) （3）热CVD (Hot CVD)/(thermal CVD) （4）电浆增强CVD (Plasma Enhanced CVD) （5）MOCVD (Metal Organic CVD) & 分子磊晶成长(Molecular Beam Epitaxy) （6）外延生长法(LPE) 4、涂敷光刻胶 （1）光刻胶的涂敷 （2）预烘(pre bake) （3）曝光 （4）显影 （5）后烘(post bake) （6）腐蚀(etching) （7）光刻胶的去除 5、此处用干法氧化法将氮化硅去除 6 、离子布植将硼离子(B+3) 透过SiO2 膜注入衬底，形成P 型阱 7、去除光刻胶，放高温炉中进行退火处理 8、用热磷酸去除氮化硅层，掺杂磷(P+5) 离子，形成N 型阱 9、退火处理，然后用HF 去除SiO2 层 10、干法氧化法生成一层SiO2 层，然后LPCVD 沉积一层氮化硅 11、利用光刻技术和离子刻蚀技术，保留下栅隔离层上面的氮化硅层 12、湿法氧化，生长未有氮化硅保护的SiO2 层，形成PN 之间的隔离区 13、热磷酸去除氮化硅，然后用HF 溶液去除栅隔离层位置的SiO2 ，并重新生成品质更好的SiO2 薄膜, 作为栅极氧化层。 14、LPCVD 沉积多晶硅层，然后涂敷光阻进行光刻，以及等离子蚀刻技术，栅极结构，并氧化生成SiO2 保护层。 15、表面涂敷光阻，去除P 阱区的光阻，注入砷(As) 离子，形成NMOS 的源漏极。用同样的方法，在N 阱区，注入B 离子形成PMOS 的源漏极。 16、利用PECVD 沉积一层无掺杂氧化层，保护元件，并进行退火处理。 17、沉积掺杂硼磷的氧化层 18、濺镀第一层金属 （1）薄膜的沉积方法根据其用途的不同而不同，厚度通常小于1um 。 （2）真空蒸发法（Evaporation Deposition ） （3）溅镀（Sputtering Deposition ） 19、光刻技术定出VIA 孔洞，沉积第二层金属，并刻蚀出连线结构。然后，用PECVD 法氧化层和氮化硅保护层。20、光刻和离子刻蚀，定出PAD 位置 21、最后进行退火处理，以保证整个Chip 的完整和连线的连接性
晶圆生产工艺与流程介绍精编WORD版
晶圆生产工艺与流程介绍精编W O R D版 IBM system office room 【A0816H-A0912AAAHH-GX8Q8-GNTHHJ8】
晶圆的生产工艺流程介绍从大的方面来讲，晶圆生产包括晶棒制造和晶片制造两大步骤，它又可细分为以下几道主要工序（其中晶棒制造只包括下面的第一道工序，其余的全部属晶片制造，所以有时又统称它们为晶柱切片后处理工序）： 晶棒成长?-->?晶棒裁切与检测?-->?外径研磨?-->?切片?-->?圆边?-->?表层研磨?-->?蚀刻?-->?去疵?-->?抛光?-->?清洗?-->?检验?-->?包装 1.晶棒成长工序：它又可细分为： 1）.融化（Melt?Down） 将块状的高纯度复晶硅置于石英坩锅内，加热到其熔点1420°C以上，使其完全融化。2）.颈部成长（Neck?Growth） 待硅融浆的温度稳定之后，将〈1.0.0〉方向的晶种慢慢插入其中，接着将晶种慢慢往上提升，使其直径缩小到一定尺寸（一般约6mm左右），维持此直径并拉长100-200mm，以消除晶种内的晶粒排列取向差异。 3）.晶冠成长（Crown?Growth） 颈部成长完成后，慢慢降低提升速度和温度，使颈部直径逐渐加大到所需尺寸（如5、6、8、12寸等）。 4）.晶体成长（Body?Growth）
不断调整提升速度和融炼温度，维持固定的晶棒直径，只到晶棒长度达到预定值。 5）.尾部成长（Tail?Growth） 当晶棒长度达到预定值后再逐渐加快提升速度并提高融炼温度，使晶棒直径逐渐变小，以避免因热应力造成排差和滑移等现象产生，最终使晶棒与液面完全分离。到此即得到一根完整的晶棒。 2.晶棒裁切与检测（Cutting?&?Inspection） 将长成的晶棒去掉直径偏小的头、尾部分，并对尺寸进行检测，以决定下步加工的工艺参数。 3.外径研磨（Surface?Grinding?&?Shaping） 由于在晶棒成长过程中，其外径尺寸和圆度均有一定偏差，其外园柱面也凹凸不平，所以必须对外径进行修整、研磨，使其尺寸、形状误差均小于允许偏差。 4.切片（Wire?Saw?Slicing） 由于硅的硬度非常大，所以在本工序里，采用环状、其内径边缘镶嵌有钻石颗粒的薄片锯片将晶棒切割成一片片薄片。 5.圆边（Edge?Profiling） 由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的电脑控制设备自动修整晶片边缘形状和外径尺寸。
用于下一代3DIC的晶圆熔融键合技术
用于下一代3DIC的晶圆熔融键合技术 在晶圆熔融键合技术上的最新进展已显示了它在提升键合对准精度上的能力在过去的30年中，尺寸缩小和摩尔定律已成为硅平面工艺领域推动成本降低的主要动力。在这期间，主要的技术进步都已在CMOS工艺中获得了应用。最近的一些技术进展已经变得极其复杂，包括有多重光刻图形化、新的应变增强材料和金属氧化物栅介质等。尽管在工程和材料科学上已经取得了这些重大的成就，经常被预测的所谓阻碍半导体产业发展的“红砖墙”还是很快会再一次出现，需要采取措施来加以应对。事实上，一些半导体供应商指出经济性上的“红砖墙”在采用22nm技术节点时就已经出现，继续缩小尺寸已经不能降低单位晶体管的成本。如今，越来越难以找到一种解决方案来满足在增加器件性能的同时又能降低成本的要求。 光刻尺寸的进一步缩小会相应增加IC制造的复杂性，并且必须要使用日益昂贵的光刻设备，同时也会引入更多的图形化工序。3DIC集成提供了一种能在满足下一代器件性能/成本需求的同时，又避免了采用进一步缩小光刻尺寸的解决路径。在另一方面，3DIC集成还使半导体业界可以继续使用具有较低复杂性的工艺，在保持一个较为宽松栅长的情况下来提升芯片的性能，而这些都不需要增加额外的成本。 尽管对于3DIC集成的初步展望还是有些模糊，但还是对它的一些集成途径来进行了分类，以在第三个维度上对未来的发展做出清晰的观察。目前3DIC集成所处的状态有点类似于穿越阿尔卑斯山脉，可以有不同的选项来越过山脉区域：明智地利用山谷；更加直接但也更危险地攀登和翻越；花大力气修建隧道来进行穿越。最终最为经济的工艺路线将会是组合了所有这三种途径的结合体。在3DIC 领域我们看到现在正在出现一种类似的工艺过程，一些3D器件是在工艺制造过程的中期(MEOL)来形成立体结构的，而另一些是在工艺制造过程的后期（BEOL）通过芯片叠层来实现的。在未来，一些3D堆叠工序也将会向工艺上游推进而在工艺制造过程的前期（FEOL）中来完成。制造商会依据目标器件的类型、市场的规模和工艺的复杂程度来选择究竟采用何种工艺路线。3DIC集成最具有成本优势的方法应该是上述这三种工艺路线的结合。这就是说，未来对于很多应用场合，在前道制造工艺（FEOL）中实现实现3DIC集成将具有更大的潜力来帮助降低成本、提升性能和提高能耗效率。 前道工艺（FEOL）目前仍然被看作为一个纯粹的平面工艺，它是在硅衬底材料上实现器件的功能/性能。然而，许多具有创新性的工艺和材料，例如SiGe和其他材料的外延层，已经引入到前道工艺（FEOL）中来提升器件的性能。因此，平面和3D堆叠的界限已经开始变得模糊，并且这也为异质器件集成（例如制作在存储器上的存储器，制作在逻辑器件上的存储器等等）的广泛应用和发展铺平了道路。 图1. 在前道工艺（FEOL）中实现不同3D集成结构的对比 图1列出了在前道工艺（FEOL）中实现不同3D集成结构的概览。第一种集成方案是逐层进行外