pcb设计心得体会.doc
pcb设计心得体会
篇一：Pcb电路板设计总结
总结
经过五天的Pcb电路板训练，通过对软件的使用，以及实际电路板的设计，对电路板有了更深的认识，知道了电路板的相关知识和实际工作原理。同时也感受到了电路板的强大能力，怪不得现在的电路都是采用集成的电路板电路，因为它实在是有太多的好处，节约空间，方便接线，能大大缩小电路的体积。方便人类小型电器的发明。但是电路板也有一定缺陷，就是太小了，散热不是特别好，这就使得器件的性能不能像想象中那么好。
通过使用，不得不说cadence软件确实很好用，功能太强大，而且也很方便使用，接线，布线，绘制电路板等，很方便使用，不过有一点就是，器件接线的时候不能直接把器件接到导线上，这点不够人性化。虽然说，软件学了五天时间，不过对软件使用还不是能完全掌握，只能掌握一些基本操作，对更深层的有些就不是很了解了。但是时间有限，只有一个星期实训Pcb电路板，老师能教给我们的也只有这么多了，剩下的只有靠我们自己回去自己学习了，作为电子工程系的一名学生，深知掌握这些装也软件的重要性，因为以后我们从事的技术工作需要这些软件工具。
第一天搭接电路，还比较简单，只是有点麻烦，电路搭接好后就要开始封装各个元器件的封装，这就需要很大的耐心，一个一个元器件的进行封装，还不能弄错，不然后面就生成不了报表，生成不了报表，
后面进行电路板设计的时候就会导入错误，以致不能进行电路板设计。后面用PcbEditer进行设计电路板设计要导入报表，然后才能开始布局和布线，由于导入的库文件里面没有sop8和sop28两个焊盘的封装，因此在进行设计电路板之前，要先设计那两个器件的焊盘的封装，然后导入库函数，才能导入报表的时候不会报错。不过导入的时候也遇到了一些问题，会提示二极管的管脚不匹配，譬如多一个2脚，少一个3角，然后就觉得很神奇，二极管就只有两个管脚怎么会有3脚了。后面通过老师的讲解，才明白，原来设计电路板的时候只认封装，不认元器件，是根据封装导入元器件，因此在设计封装的时候，管脚是怎么设计，在原理图里面就要把元器件的管脚改成和封装一样，后面把原理图的管脚改成和导入库函数里面的封装一样，提示就没有了，不过后面又遇到一些小问题，譬如说，下划线写成横线了，然后就有报错，找不到元器件的封装。这给我警示，在原理图的时候，要仔细认真的把管脚封装写对，最然会很麻烦。后面导入报表，开始设计电路板，先开始是布局，大致步好后，然后就开始用软件自带的自动布线，结果发现有很多蝴蝶结，为什么要自动布线，因为最开始我认为如果自动布线可以的话，那手动布线肯定也可以，结果后面一直自动布线不成功。后面老师讲解，才知道，不一定要自动布线成功才能手动布线，浪费了好多时间，以至于后面都要重新排，因为最开始没有把原理图的元器件分块布局，完全是凭感觉乱布局的，后面就是一大片密密麻麻的线，而且很多元器件接点的线都有点长。后面按块先布局，然后再整体布局，然后再微小变
动，这样，线明显变少了，而且元器件的接点的线都很少很长了，这
pcb设计心得体会范文
pcb设计心得体会范文 一些基本操作，对更深层的有些就不是很了解了。但是时间有限，只有一个星期实训pcb电路板，老师能教给我们的也只有这么多了，剩下的只有靠我们自己回去自己学习了，作为电子工程系的一名学生，深知掌握这些装也软件的重要性，因为以后我们从事的技术工作需要这些软件工具。 第一天搭接电路，还比较简单，只是有点麻烦，电路搭接好后就要开始封装各个元器件的封装，这就需要很大的耐心，一个一个元器件的进行封装，还不能弄错，不然后面就生成不了报表，生成不了报表，后面进行电路板设计的时候就会导入错误，以致不能进行电路板设计。后面用pcbediter 进行设计电路板设计要导入报表，然后才能开始布局和布线，由于导入的库文件里面没有sop8和sop28两个焊盘的封装，因此在进行设计电路板之前，要先设计那两个器件的焊盘的封装，然后导入库函数，才能导入报表的时候不会报错。不过导入的时候也遇到了一些问题，会提示二极管的管脚不匹配，譬如多一个2脚，少一个3角，然后就觉得很神奇，二极管就只有两个管脚怎么会有3脚了。后面通过老师的讲解，
才明白，原来设计电路板的时候只认封装，不认元器件，是根据封装导入元器件，因此在设计封装的时候，管脚是怎么设计，在原理图里面就要把元器件的管脚改成和封装一样，后面把原理图的管脚改成和导入库函数里面的封装一样，提示就没有了，不过后面又遇到一些小问题，譬如说，下划线写成横线了，然后就有报错，找不到元器件的封装。这给我警示，在原理图的时候，要仔细认真的把管脚封装写对，最然会很麻烦。后面导入报表，开始设计电路板，先开始是布局，大致步好后，然后就开始用软件自带的自动布线，结果发现有很多蝴蝶结，为什么要自动布线，因为最开始我认为如果自动布线可以的话，那手动布线肯定也可以，结果后面一直自动布线不成功。后面老师讲解，才知道，不一定要自动布线成功才能手动布线，浪费了好多时间，以至于后面都要重新排，因为最开始没有把原理图的元器件分块布局，完全是凭感觉乱布局的，后面就是一大片密密麻麻的线，而且很多元器件接点的线都有点长。后面按块先布局，然后再整体布局，然后再微小变动，这样，线明显变少了，而且元器件的接点的线都很少很长了，这样就方便后面的布线了。所以说，布局那是相当的重要啊，先考虑局部，然后再考虑整体。布局步好后，布线就很快了，也没有花多少时间布局，步好后，看了下，还是感觉蛮好的，再没有布电源和地线的情况下，总共打了21个孔，总之，布线的图看起还是蛮自
五款信号完整性仿真工具介绍
现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在PCB详细设计前使用此工具，对互连线的不同情况进行仿真，把仿真结果存为拓扑结构模板，在后期详细设计中应用这些模板进行设计。 （2）DF/Signoise工具是信号仿真分析工具，可提供复杂的信号延时和信号畸变分析、IBIS 模型库的设置开发功能。SigNoise是SPECCTRAQUEST SI Expert和SQ Signal Explorer Expert进行分析仿真的仿真引擎，利用SigNoise可以进行反射、串扰、SSN、EMI、源同步及系统级的仿真。 （3）DF/EMC工具——EMC分析控制工具。 （4）DF/Thermax——热分析控制工具。 SPECCTRAQuest中的理想高速PCB设计流程： 由上所示，通过模型的验证、预布局布线的space分析、通过floorplan制定拓朴规则、由规
pcb设计心得体会范文
pcb设计心得体会范文 篇一：PCB电路板设计总结 经过五天的PCB电路板训练，通过对软件的使用，以及实际电路板的设计，对电路板有了更深的认识，知道了电路板的相关知识和实际工作原理。同时也感受到了电路板的强大能力，怪不得现在的电路都是采用集成的电路板电路，因为它实在是有太多的好处，节约空间，方便接线，能大大缩小电路的体积。方便人类小型电器的发明。但是电路板也有一定缺陷，就是太小了，散热不是特别好，这就使得器件的性能不能像想象中那么好。 通过使用，不得不说cadence软件确实很好用，功能太强大，而且也很方便使用，接线，布线，绘制电路板等，很方便使用，不过有一点就是，器件接线的时候不能直接把器件接到导线上，这点不够人性化。虽然说，软件学了五天时间，不过对软件使用还不是能完全掌握，只能掌握一些基本操作，对更深层的有些就不是很了解了。但是时间有限，只有一个星期实训PCB电路板，老师能教给我们的也只有这么多了，剩下的只有靠我们自己回去自己学习了，作为电子工程系的一名学生，深知掌握这些装也软件的重要性，因为以后我们从事的技术工作需要这些软件工具。 第一天搭接电路，还比较简单，只是有点麻烦，电路搭接好后就要开始封装各个元器件的封装，这就需要很大的耐心，一个一个元器件的进行封装，还不能弄错，不然后面就生成不了报表，生成不了报
表，后面进行电路板设计的时候就会导入错误，以致不能进行电路板设计。后面用PCB Editer 进行设计电路板设计要导入报表，然后才能开始布局和布线，由于导入的库文件里面没有sop8和sop28两个焊盘的封装，因此在进行设计电路板之前，要先设计那两个器件的焊盘的封装，然后导入库函数，才能导入报表的时候不会报错。不过导入的时候也遇到了一些问题，会提示二极管的管脚不匹配，譬如多一个2脚，少一个3角，然后就觉得很神奇，二极管就只有两个管脚怎么会有3脚了。后面通过老师的讲解，才明白，原来设计电路板的时候只认封装，不认元器件，是根据封装导入元器件，因此在设计封装的时候，管脚是怎么设计，在原理图里面就要把元器件的管脚改成和封装一样，后面把原理图的管脚改成和导入库函数里面的封装一样，提示就没有了，不过后面又遇到一些小问题，譬如说，下划线写成横线了，然后就有报错，找不到元器件的封装。这给我警示，在原理图的时候，要仔细认真的把管脚封装写对，最然会很麻烦。后面导入报表，开始设计电路板，先开始是布局，大致步好后，然后就开始用软件自带的自动布线，结果发现有很多蝴蝶结，为什么要自动布线，因为最开始我认为如果自动布线可以的话，那手动布线肯定也可以，结果后面一直自动布线不成功。后面老师讲解，才知道，不一定要自动布线成功才能手动布线，浪费了好多时间，以至于后面都要重新排，因为最开始没有把原理图的元器件分块布局，完全是凭感觉乱布局的，后面就是一大片密密麻麻的线，而且很多元器件接点的线都有点长。后面按块先布局，然后再整体布局，然后再微小变动，这样，线明显变
五款信号完整性仿真分析工具
SI 五款信号完整性仿真工具介绍 （一）Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB 设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，An soft公司的仿真工具能够从三维场求解的角度出发，对PCB 设计的信号完整性问题进行动态仿真。 Ansoft 的信号完整性工具采用一个仿真可解决全部设计问题： Slwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何 数量的过孔和信号引线条构成。仿真结果采用先进的3D 图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿 （二）SPECCTRAQuest Cade nee的工具采用Sun的电源层分析模块: Cade nee Design System 的SpeeetraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI 。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer 可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在
干货-PCB设计经验总结-精
干货-PCB设计经验总结 随着新能源汽车的发展，汽车电气化越来越严重，相关的EMC问题也越来越突出，因此为了从根本上降低EMC的风险，需要从设计阶段尤其是PCB layout 入手，来防患于未然。下面是一位从业十余年的硬件工程师的经验笔记！ 如觉得有帮助欢迎支持转发分享给更多需要的人！ 叠层： 1.电源和地的平面尽可能近（利于电源噪声高频滤波） 2.信号层：避免两信号层相邻（如果必须相邻，加大两层间距）； 3.电源层：避免两电源层相邻； 4.外层：铺地； 布线： 5.关键信号线：避免跨分割（参考平面）； 6.关键信号线：“换层不换面（参考平面）”； 7.关键信号线：长度尽可能短； 8.关键信号线：位置远离PCB板边缘及接口； 9.信号线：不能跨越分割间隙布线（否则电磁辐射及信号串扰剧增）;
10.信号线：换层（返回路径）必须跨分割时，须使用过孔或滤波电容（10nf）； 11.总线：相同功能的并行布置，中间勿参杂其他信号； 12.接收发送信号：分开布线，勿交叉； 13.高速信号线：走线宽度勿突变； 14.电源：电源线不要形成环路（近似包裹的环路） 15.地：地线不要形成环路（近似包裹的环路）; 16.地：干扰源的地勿与信号地就近共用（晶振等干扰源的地不干净）; 17.地：多芯片并排共电源与地时，电源与地的主线路宜在芯片同侧（回流面积小）； 18.分割：模拟地与数字地分割布线，建立“地连接桥”，如有必要进行磁珠滤波； 19.分割：电源/地平面分割需合理（否则高速信号存在EMI、EMC风险）; 20.拐角走线：优选45度（降低拐角对走线阻抗影响） 21.拐角走线：长度越长越好（降低拐角对走线阻抗影响） 22.拐角走线：过孔处上下走线拐角要求同上； 23.高频干扰源：下方禁止布线（晶振、开关电源等干扰源）； 24.高频干扰源：附近尽量避免布电源主路线（晶振、开关电源等干扰源）； 25.接插件：下方禁止布线； 电源滤波： 26.滤波区域为原理信号区域（降低耦合）； 27.高频滤波电容需靠近电源PIN脚（容值越小越近）；
PCB设计总结
PCB设计总结 、概述 PCB是一个连接电子元器件的载体。PCB设计是一个把原理设计上的电气连接变成实实在 在的，可用的线路连接。简单的PCB设计就是将器件的管脚按照一定的需要连通，但对于 高速，高密度的PCB设计，涉及到很多的方面，包括结构方面，信号完整性，EMC，EMI， 电源设计，加工工艺方面等等。 、布局 1材料 PCB材料很多，我们目前使用的基本都是FR4的，TG参数（高耐热性）是一个很重要的指 标，一般结构工程师会在他们提供的cutout里面给出TG参数的要求。 2合理的层数安排 一块板PCB层数多少合适，要基于生产成本和信号质量需求两方面考虑。对于速度低，密度小的板块，可以考虑层数少些，对于高速，高密度板，要尽可能多的安排完整的电地层，以保证较好的信号质量。 3电源层和地层 3.1、电源层和地层的作用和区别 电源层和地层都可以作为参考平面，在一定程度上来说他们是一样的。但是，相对来说，电源平面的特性阻抗较高，与参考平面存在较大的电位势差。而地平面作为地基准，地平面的屏蔽作用要远远好于电源屏幕，对于重要信号，最好选择地平面作为参考屏幕。 3.2、电源层，信号层，地层位置 A、第二层为地层，用于屏蔽器件（如果有更重要的信号需要地，可以进行调整） B、所有信号层都有参考平面。 C、最好不要相邻信号层，有的话，要安排信号走向为垂直方向。 D、关键信号参考平面为完整的地平面不跨分割区。
3.3、几种常用的板子的叠层方案 四层版 BOT 在该方案中表层具有较好的信号质量，对器件也有较好的屏蔽，使电源层和地层距离适当拉近，可以降低电源地的分布阻抗，保证电源地的去耦效果。 其它一些方案参考 paul wang发的一份emc规范。
DDR3信号完整性与电源完整性设计
DesignCon 2011 Signal and Power Integrity for a 1600 Mbps DDR3 PHY in Wirebond Package June Feng, Rambus Inc. [Email: jfeng@https://www.360docs.net/doc/d27446319.html,] Ralf Schmitt, Rambus Inc. Hai Lan, Rambus Inc. Yi Lu, Rambus Inc.
Abstract A DDR3 interface for a data rate of 1600MHz using a wirebond package and a low-cost system environment typical for consumer electronics products was implemented. In this environment crosstalk and supply noise are serious challenges and have to be carefully optimized to meet the data rate target. We are presenting the signal and power integrity analysis used to optimize the interface design and guarantee reliable system operation at the performance target under high-volume manufacturing conditions. The resulting DDR3 PHY was implemented in a test chip and achieves reliable memory operations at 1600MHz and beyond. Authors Biography June Feng received her MS from University of California at Davis, and BS from Beijing University in China. From 1998 to 2000, she was with Amkor Technology, Chandler, AZ. She was responsible for BGA package substrate modeling and design and PCB characterization. In 2000, she joined Rambus Inc and is currently a senior member of technical staff. She is in charge of performing detailed analysis, modeling, design and characterization in a variety of areas including high-speed, low cost PCB layout and device packaging. Her interests include high-speed interconnects modeling, channel VT budget simulation, power delivery network modeling and high-frequency measurements. Ralf Schmitt received his Ph.D. in Electrical Engineering from the Technical University of Berlin, Germany. Since 2002, he is with Rambus Inc, Los Altos, California, where he is a Senior Manager leading the SI/PI group, responsible for designing, modeling, and implementing Rambus multi-gigahertz signaling technologies. His professional interests include signal integrity, power integrity, clock distribution, and high-speed signaling technologies. Hai Lan is a Senior Member of Technical Staff at Rambus Inc., where he has been working on on-chip power integrity and jitter analysis for multi-gigabit interfaces. He received his Ph.D. in Electrical Engineering from Stanford University, M.S. in Electrical and Computer Engineering from Oregon State University, and B.S. in Electronic Engineering from Tsinghua University in 2006, 2001, and 1999, respectively. His professional interests include design, modeling, and simulation for mixed-signal integrated circuits, substrate noise coupling, power and signal integrity, and high-speed interconnects. Yi Lu is a senior systems engineer at Rambus Inc. He received the B.S. degree in electrical engineer and computer science from U.C. Berkeley in 2002 with honors. In 2004, he received the M.S. degree in electrical engineering from UCLA, where he designed and fabricated a 3D MEMS microdisk optical switch. Since joining Rambus in 2006, he has been a systems engineer designing various memory interfaces including XDR1/2 and DDR2/3.
高速PCB设计心得
一：前言 随着PCB系统的向着高密度和高速度的趋势不断的发展，电源的完整性问题，信号的完整性问题（SI），以及EMI，EMC的问题越来越突出，严重的影响了系统的性能甚至功能的实现。所谓高速并没有确切的定义，当然并不单单指时钟的速度，还包括数字系统上升沿及下降沿的跳变的速度，跳变的速度越快，上升和下降的时间越短，信号的高次谐波分量越丰富，当然就越容易引起SI，EMC，EMI的问题。本文根据以往的一些经验在以下几个方面对高速PCB的设计提出一些看法，希望对各位同事能有所帮助。 ●电源在系统设计中的重要性 ●不同传输线路的设计规则 ●电磁干扰的产生以及避免措施 二：电源的完整性 1．供电电压的压降问题。 随着芯片工艺的提高，芯片的内核电压及IO电压越来越小，但功耗还是很大，所以电流有上升的趋势。在内核及电压比较高，功耗不是很大的系统中，电压压降问题也许不是很突出，但如果内核电压比较小，功耗又比较大的情况下，电源路径上的哪怕是0.1V 的压降都是不允许的，比如说ADI公司的TS201内核电压只有 1.2V，内核供电电流要 2.68A，如果路径上有0.1欧姆的电阻，电 压将会有0.268V的压降，这么大的压降会使芯片工作不正常。如何尽量减小路径上的压降呢？主要通过以下几种方法。
a：尽量保证电源路径的畅通，减小路径上的阻抗，包括热焊盘的连接方式，应该尽量的保持电流的畅通，如下图1和图2的比较，很明显图2中选择的热焊盘要强于图1。 b：尽量增加大电流层的铜厚，最好能铺设两层同一网络的电源，以保证大电流能顺利的流过，避免产生过大的压降，关于电流大小和所流经铜厚的关系如表1所示。 （表1） 1 oz.铜即35微M厚， 2 oz.70微M, 类推 举例说，线宽0.025英寸，采用2 oz.盎斯的铜，而允许温升30度，
关于制作pcb心得体会
关于制作pcb心得体会 制作PCB的心得体会 学习了一学期的PCB制版，我有很多的心得体会，在整个制版过程中，可以在Altium 之下进行，也可以在DXP XX 下进行，但两者之间要关联的文件，可在打工软件后，在菜单栏DXP---属性preferences---system—file type将文件类型与该软件进行关联，以后就可双击文件而利用这个Altium Designer 打开那个文件。常用的要关联的文件有工程文件project, 原理图文件sch，当然还有PCB文件。 先新建原理图，再新建PCB图。还要建个和。用来画库里找不到的元件，用来为该元件创建封装，再将这个封装给了里新建的元件，这样就可以了。若要新建第二个元件，则TOOL-New Component，然后画矩形，放管脚。放管脚Pin 时，Display name 要在矩形框内部，风络标识Designator 要在矩形框外部。还有在里画元件封装时一定要注意，将封装画在坐标的点，否则将原理图导入PCB后，拖动元件时，会产生鼠标指针跑到别的地方去的现象。原理图上的连线，可以用线直接连，也可以用net网络标识。在建好原理图之后，要先导出所需元件的清单，里面的模板Template要空着，file format先.xls，然后点Export就可以保存了。建好原理图后，要进行编译，Project---compile schdoc.,若没弹出message窗口，则需手动去右
下角system,，打开messages对话框，查看文件中的错误，对警告warnings 要进行检查，然后再导入PCB中。Design---updata PCB Document(第一个)，就可将原理图导入到PCB中。 一次性修改多个元件的某项属性，可以按shift一个一个的选，也可以选中一个后右键，find similar objects ,然后在PCB Inspector中进行统一修改即可。如果要改变放置的过孔的大小，则步骤为：Tool—属性Preference—PCB Editor—Default—选择过孔Via，再点Edit Value更改后OK即可。 PCB图是实际要制作的电路板。Q键是PCB中mm和mil 之间的转换。Ctrl+m是测量距离，P+V是放置过孔，Z+A是观看整图等常用操作。过孔是上下两层之间连接改线使用的，焊盘是用来焊接元件的。过孔大小Hole size==22mil , 直径Diameter==40mil较为好看且实用。 将所有器件布局好后。进行连线前，先要设置好线的粗细。比如12V电源线最好用30mil，信号线用12mil，需要线宽大约是到2mm等。线宽与电流是有对应关系的。 布线前，要先设置好要布的各种线的宽度，如VCC和GND 的线宽和信号NET的线宽。 —规则—Design Rout，选电气规则，将其线间距在右边窗口中设置为12mil，放入右边的窗口中，然后点应用;
《信号完整性与电源完整性的仿真分析与设计》
信号完整性与电源完整性的仿真分析与设计 1简介 信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计性能时，如指定不同的收发参考端口，则对信号还原程度会用不同的指标来描述。通常指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点，此时对信号还原程度主要依靠上升/下降及保持时间等指标来进行描述。而如果指定的参考收发端口是在信道编码器输入端及解码器输出端时，对信号还原程度的描述将会依靠误码率来描述。 电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样，对于同一系统中同一个器件的正常工作条件而言，如果指定的端口不同，其工作电源要求也不同（在随后的例子中将会直观地看到这一点）。通常指定的器件参考端口是芯片电源及地连接引脚处的可测点，此时该芯片的产品手册应给出该端口处的相应指标，常用纹波大小或者电压最大偏离范围来表征。 图一是一个典型背板信号传输的系统示意图。本文中“系统”一词包含信号传输所需的所有相关硬件及软件，包括芯片、封装与PCB板的物理结构，电源及电源传输网络，所有相关电路实现以及信号通信所需的协议等。从设计目的而言，需要硬件提供可制作的支撑及电信号有源/无源互联结构；需要软件提供信号传递的传输协议以及数据内容。
图1 背板信号传输的系统示意图 在本文的以下内容中，将会看到由于这些支撑与互联结构对电信号的传输呈现出一定的频率选择性衰减，从而会使设计者产生对信号完整性及电源完整性的担忧。而不同传输协议及不同数据内容的表达方式对相同传输环境具备不同适应能力，使得设计者需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。 为描述方便起见以下用“完整性设计与分析”来指代“信号完整性与电源完整性设计与分析”。 2 版图完整性问题、分析与设计 上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由三类元素组成：正片结构、负片结构及通孔。正片结构是指该层上的走线大多为不同逻辑连接的信号线或离散的电源线，由于在制版光刻中所有的走线都会以相同图形的方式出现，所以被称为正片结构，有时也被称为信号层；负片结构则是指该层上基本上是相同逻辑连接的一个或少数几个连接（通常是电源连接或地连接），通常会以大面积敷铜的方式来实现，此时光刻工艺中用相反图形来表征更加容易，所以被称为负片结构，有时也称为平面层（细分为电源平面层和地平面层）；而通孔用来进行不同层之间的物理连接。目前的制造工艺中，无论是芯片、封装以及PCB 板大多都是在类似结构上实现。 1001010… -0.50.00.51.01.5 -1.0 2.0V c o r e , V
电路实训心得体会(新、选)
电路实验心得体会 电路实验，作为一门实实在在的实验学科，是电路知识的基础和依据。它可以帮助我们 进一步理解巩固电路学的知识，激发我们对电路的学习兴趣。在大一上学期将要结束之际， 我们进行了一系列的电路实验，从简单的戴维南定理到示波器的使用，再到回转路-----，一 共五个实验，通过这五个实验，我对电路实验有了更深刻的了解，体会到了电路的神奇与奥 妙。 不过说实话在做这次试验之前，我以为不会难做,就像以前做的实验一样，操作应该不会 很难，做完实验之后两下子就将实验报告写完，直到做完这次电路实验时，我才知道其实并 不容易做。它真的不像我想象中的那么简单，天真的以为自己把平时的理论课学好就可以很 顺利的完成实验，事实证明我错了，当我走上试验台，我意识到要想以优秀的成绩完成此次 所有的实验，难度很大，但我知道这个难度是与学到的知识成正比的，因此我想说，虽然我 在实验的过程中遇到了不少困难，但最后的成绩还是不错的，因为我毕竟在这次实验中学到 了许多在课堂上学不到的东西，终究使我在这次实验中受益匪浅。 下面我想谈谈我在所做的实验中的心得体会： 在基尔霍夫定律和叠加定理的验证实验中，进一步学习了基尔霍夫定律和叠加定理的应 用，根据所画原理图，连接好实际电路，测量出实验数据，经计算实验结果均在误差范围内， 说明该实验做的成功。我认为这两个实验的实验原理还是比较简单的，但实际操作起来并不 是很简单，至少我觉得那些行行色色的导线就足以把你绕花眼，所以我想说这个实验不仅仅 是对你所学知识掌握情况的考察，更是对你的耐心和眼力的一种考验。 在戴维南定理的验证实验中，了解到对于任何一个线性有源网络，总可以用一个电压源 与一个电阻的串联来等效代替此电压源的电动势us等于这个有源二端网络的开路电压uoc ，其等效内阻ro等于该网络中所有独立源均置零时的等效电阻。这就是戴维南定理的具 体说明，我认为其实质也就是在阐述一个等效的概念，我想无论你是学习理论知识还是进行 实际操作，只要抓住这个中心，我想可能你所遇到的续都问题就可以迎刃而解。不过在做这 个实验，我想我们应该注意一下万用表的使用， 尽管它的操作很简单，但如果你马虎大意也是完全有可能出错的，是你整个的实验前功 尽弃！ 在接下来的常用电子仪器使用实验中，我们选择了对示波器的使用，我们通过了解示波 器的原理，初步学会了示波器的使用方法。在试验中我们观察到了在不同频率、不同振幅下 的各种波形，并且通过毫伏表得出了在不同情况下毫伏表的读数。 我们最后一个实验做的是一阶动态电路的研究，在这个实验中我们需要测定rl一阶电路 的零输入响应，零状态响应以及全响应，学习电路时间常数的测量方法。因为动态网络的过 渡过程是十分短暂的单次变化过程，如果我们选择用普通示波器过渡过程和测量有关的参数， 我们就必须是这种单次变化的过程重复出现。因此我们利用信号发生器输出的方波模拟阶跃 激励信号，即利用方波输出的上升沿作为零状态响应的正阶跃激励信号；利用方波的下降沿 作为零输入响应的负阶跃激励信号。上述是在做此实验时应注意的，因为如果不使动态网络 的过渡过程单次变化重复出现，会使我们所测得的值及其不准确。同时当我们把一个电容和 一个电阻串联到电路中，观察示波器中所显示的波形，如果它是周期性变化的，而且近似于 镰刀形，说明对于这个一阶动态电路实验已经基本上掌握！ 总的来说，通过此次电路实验，我的收获真的是蛮大的，不只是学会了一些一起的使用， 如毫伏表，示波器等等，更重要的是在此次实验过程中，更好的培养了我们的具体实验的能 力。又因为在在实验过程中有许多实验现象，需要我们仔细的观察，并且分析现象的原因。 特别有时当实验现象与我们预计的结果不相符时，就更加的需要我们仔细的思考和分析了， 并且进行适当的调节。因此电路实验可以培养我们的观察能力、动手操做能力和独立思考能
制作PCB的心得体会
制作PCB的心得体会 (王志亮_哈尔滨工业大学_超精密光电仪器工程研究所) （所用软件Altium Designer 6.6绿色版，免安装） 要关联的文件，可在打工软件后，在菜单栏DXP---属性preferences---system—file type将文件类型与该软件进行关联，以后就可双击文件而利用这个Altium Designer 6.6 打开那个文件。常用的要关联的文件有工程文件project, 原理图文件sch，当然还有PCB文件。 先新建原理图（sch图），再新建PCB图。还要建个SCH.LIB和PCB.LIB. Sch.lib用来画库里找不到的元件，PCB.lib用来为该元件创建封装（先用游标卡尺量好尺寸），再将这个封装给了SCH.LIB里新建的元件，这样就可以了。若要新建第二个元件，则TOOL-New Component.然后画矩形，放管脚。放管脚Pin时，Display name 要在矩形框内部，风络标识Designator 要在矩形框外部。还有在PCB.LIB 里画元件封装时一定要注意，将封装画在坐标的（0，0）点，否则将原理图导入PCB后，拖动元件时，会产生鼠标指针跑到别提地方去的现象。原理图上的连线，可以用线直接连，也可以用NET网络标识。在建好原理图之后，要先导出所需元件的清单（reports---Bill of materials），里面的模板Template要空着，file format先.xls(excell 的后缀的那个)，然后点Export就可以保存了。建好原理图后，要进行编译，Project---compile schdoc.,若没弹出message窗口，则需手动去右下角system,，打开messages对话框，查看文件中的错误，
PCB实训心得体会
jiu jiang university pcb制版实训报告 专业：电子信息工程技术 班级： b1111 学号： 21111060120 学生姓名： 指导教师：实习时间： 2012-11-12至2012-11-16 实训地点：电子信息实验楼 pcb制版实训 一、实习的意义、目的及作用与要求 1．目的： （1）了解pcb设计的流程，掌握pcb设计的一般设计方法。 (2)锻炼理论与实践相结合的能力。 (3)提高实际动手操作能力。 (4)学习团队合作，相互学习的方法。 2．要求： (1)遵守实习纪律，注意实习安全。 (2)按时、按要求完成各项子任务。 (3)及时进行总结，书写实习报告。 (4)每人必须做一快pcb板。 3、意义： (1)提高自身能力，完成学习任务。 (2)掌握一种cad软件的使用。 (3)了解前沿技术。 (4)就业的方向之一。 二、pcb制版的历程 1．绘制原理图 2．新建原理图库 3．新建元件库封装 4. 导入元件封装库及网络列表 5.pcb元件布局 6.pcb布线 7.打印pcb图 8.制作电路板 三、元件库的设计 1．原理图元件库的制作； 1）打开新建原理图元件库文件*.lib 2）新建原理图元件 a、放置引脚，圆点是对外的端口。 b、画元件外形。 c、修改引脚属性。 [名称][引脚数（必须从1开始并且连续）] 隐藏引脚及其他信息 3）修改元件描叙 默认类型、标示、元件封装 4）、重命名并保存设计。 若还需要新建其他元件，可以\工具 \新建元件 a、独立元件 b、复合元件含子元件 5）设计中遇到的问题，怎么方法解决的
制作原理图元件库比较简单，因此在制作过程中没有出现什么问题。但是在制作过程中应特别注意，在放置引脚，圆点是对外的端口，并且注意修改引脚数应从1开始。 6）设计的原理图元件库截图 图1 lib.2/.4元件库图2 lib.2/.4元件库 2.元件封装库的制作； 1)打开新建的元件封装库。 2)添加焊盘、调整焊盘的位置、修改焊盘的属性。 焊盘可置于任意层 利用标尺或坐标工具定位焊盘 焊盘命名必须与原理图元件number相同 3)画元件外形 必须在top overlayer 层操作 4)设置参考点 编辑/设置参考点 5)重命名、存盘。 6）设计中遇到的问题，怎么方法解决的 a、在元件封装库的制作过程中，对焊盘的左右距离没有按标准调好，后来问了同学，就把距离按标准调和。 b、在做完元件封装库的制作之后，对文件进行了重命名，可是忘记了进行保存，后老师检查之后才发现这个问题。 c、应注意焊盘的间距与实物引脚间距相同，内部标号与原理图标号一致，保证实际引脚与原理图引脚对应。 7）设计的元件封装库截图 图1 rb.2/.4封装图2 rb.2/.4封装 注：电解电容参数： 外径：160mil，焊盘间距：90mil 焊盘外径：52mil，孔：28mil 按键开关参数： 长：320mil，宽：250mil 线宽：10mi，中间圆直径、水平：250mil，垂直：175mil 焊盘大小，外径：78mil，孔：78mil 四、原理图的绘制 1）、添加原理图元件库。 \design explorer 99 se\library\sch miscellaneous devices.ddb protel dos schematic libraries.ddb 6)、摆放元件 从元件库选择元件 查找元件 7)元件调整 x,y,space 拖动 删除多余元件 8)连接电路 篇二：pcb实训报告 pcb实训报告
制作PCB的心得体会
天水师范学院——PCB实验设计心得 学院：物理与信息科学学院 专业：电子信息科学与技术 班级：11电信（2）班 姓名：赵鹏举 学号：20111060241
制作PCB的心得体会 学习了一学期的PCB制版，我有很多的心得体会，在整个制版过程中，可以在Altium Designer6.9之下进行，也可以在DXP 2004下进行，但两者之间要关联的文件，可在打工软件后，在菜单栏DXP---属性preferences---system—file type将文件类型与该软件进行关联，以后就可双击文件而利用这个Altium Designer 6.9 打开那个文件。常用的要关联的文件有工程文件project, 原理图文件sch，当然还有PCB文件。 先新建原理图（sch图），再新建PCB图。还要建个SCH.lib和PCB.lib。 Sch.lib用来画库里找不到的元件，PCB.lib用来为该元件创建封装（先用游标卡尺量好尺寸），再将这个封装给了SCH.lib 里新建的元件，这样就可以了。若要新建第二个元件，则TOOL-New Component，然后画矩形，放管脚。放管脚Pin时，Display name 要在矩形框内部，风络标识Designator 要在矩形框外部。还有在PCB.lib里画元件封装时一定要注意，将封装画在坐标的（0，0）点，否则将原理图导入PCB后，拖动元件时，会产生鼠标指针跑到别的地方去的现象。原理图上的连线，可以用线直接连，也可以用net网络标识。在建好原理图之后，要先导出所需元件的清单（reports---Bill of materials），里面的模板Template要空着，file format先.xls，然后点Export就可以保存了。建好原理图后，要进行编译，Project---compile schdoc.,若没弹出message窗口，则需手动去右
五款信号完整性仿真分析工具
SI五款信号完整性仿真工具介绍 (一)Ansoft公司的仿真工具 现在的高速电路设计已经达到GHz的水平，高速PCB设计要求从三维设计理论出发对过孔、封装和布线进行综合设计来解决信号完整性问题。高速PCB设计要求中国工程师必须具备电磁场的理论基础，必须懂得利用麦克斯韦尔方程来分析PCB设计过程中遇到的电磁场问题。目前，Ansoft公司的仿真工具能够从三维场求解的角度出发，对PCB设计的信号完整性问题进行动态仿真。 Ansoft的信号完整性工具采用一个仿真可解决全部设计问题： SIwave是一种创新的工具，它尤其适于解决现在高速PCB和复杂IC封装中普遍存在的电源输送和信号完整性问题。 该工具采用基于混合、全波及有限元技术的新颖方法，它允许工程师们特性化同步开关噪声、电源散射和地散射、谐振、反射以及引线条和电源/地平面之间的耦合。该工具采用一个仿真方案解决整个设计问题，缩短了设计时间。 它可分析复杂的线路设计，该设计由多重、任意形状的电源和接地层，以及任何数量的过孔和信号引线条构成。仿真结果采用先进的3D图形方式显示，它还可产生等效电路模型，使商业用户能够长期采用全波技术，而不必一定使用专有仿真器。 (二)SPECCTRAQuest Cadence的工具采用Sun的电源层分析模块： Cadence Design Systems的SpecctraQuest PCB信号完整性套件中的电源完整性模块据称能让工程师在高速PCB设计中更好地控制电源层分析和共模EMI。 该产品是由一份与Sun Microsystems公司签署的开发协议而来的，Sun最初研制该项技术是为了解决母板上的电源问题。 有了这种新模块，用户就可根据系统要求来算出电源层的目标阻抗；然后基于板上的器件考虑去耦合要求，Shah表示，向导程序能帮助用户确定其设计所要求的去耦合电容的数目和类型；选择一组去耦合电容并放置在板上之后，用户就可运行一个仿真程序，通过分析结果来发现问题所在。 SPECCTRAQuest是CADENCE公司提供的高速系统板级设计工具，通过它可以控制与PCB layout相应的限制条件。在SPECCTRAQuest菜单下集成了一下工具： （1）SigXplorer可以进行走线拓扑结构的编辑。可在工具中定义和控制延时、特性阻抗、驱动和负载的类型和数量、拓扑结构以及终端负载的类型等等。可在