基于JTAG的板级互连测试技术的研究
jtag工作原理详解
jtag工作原理详解JTAG（Joint Test Action Group）是一种用于测试和调试集成电路的标准接口。
它提供了一种通用的方式来访问和控制芯片内部的信号和寄存器，以便进行测试、调试和编程操作。
在本文中，我们将详细解释JTAG工作的原理和相关概念。
一、JTAG接口的基本原理JTAG接口是由四根线组成的，分别是TCK（Test Clock）、TMS（Test Mode Select）、TDI（Test Data Input）和TDO（Test Data Output）。
这四根线通过一个串行的方式连接到芯片内部的测试逻辑电路中。
1. TCK（Test Clock）：TCK是一个时钟信号，用于同步JTAG接口的数据传输。
它的频率可以根据需要进行调整。
2. TMS（Test Mode Select）：TMS用于控制JTAG接口的状态转换。
通过改变TMS的状态，可以将接口从一种状态切换到另一种状态。
3. TDI（Test Data Input）：TDI用于输入数据到芯片内部的测试逻辑电路中。
测试数据可以是测试模式、测试向量或者其他需要输入的数据。
4. TDO（Test Data Output）：TDO用于从芯片内部的测试逻辑电路中输出数据。
输出的数据可以是测试结果、状态信息或者其他需要读取的数据。
二、JTAG接口的状态机JTAG接口通过状态机来管理和控制接口的状态转换。
状态机有五种状态，分别是Test-Logic-Reset（TLR）、Run-Test/Idle（RTI）、Select-DR-Scan（SDR）、Capture-DR（CDR）和 Shift-DR（SDR）。
1. Test-Logic-Reset（TLR）：在TLR状态下，JTAG接口处于复位状态。
在这个状态下，所有的测试逻辑电路都被复位，接口的状态被初始化。
2. Run-Test/Idle（RTI）：在RTI状态下，JTAG接口处于空暇状态。
基于JTAG的MBIST设计实现
China lnte gra te d Circult1引言随着数字集成电路复杂性不断提高规模不断扩大，完备的集成电路测试显得尤为重要，同时由测试引入的成本也在不断增加。
然而残酷的市场竞争对成本提出了更加苛刻的要求，在满足测试的条件下如何降低由测试引起的成本是每一个研发人员必须面对的问题。
在此背景下本文介绍一种基于边界扫描的内建自测试技术（BIST），既能完成BIST测试又不会因BIST测试而增加PAD的数量，从而避免了制造和封装成本的增加。
2JTA G设计边界扫描是一种板级系统测试技术，它在集成电路的测试中也得到了广泛的应用。
它在测试时不需要其他的测试设备，不仅可以测试芯片或PCB的逻辑功能，还可以测试集成电路之间和PCB之间的连线是否存在障碍。
边界扫描技术的基本原理是在核心逻辑电路的每一个输入输出端增加一个寄存器，这些寄存器具有以下特点：（1）每个寄存器都既可以输入数据，也可以输出数据；（2）所有的寄存器可以连接成一个移位寄存器。
一个系统中可以有多个扫描链，各个扫描链可以串联成一个扫描链，也可以并联起来。
在一个PCB板上所有具有边界扫描的集成电路中的扫描寄存器可以连接成一个大的移位扫描链。
根据IEEE1149.1标准，JTAG设计的硬件结构如图1所示，由测试通道控制器（TAP Controller）、指令寄存器、旁路寄存器、测试数据寄存器组等几个部分组成。
TAP Controller主要由一个有限状态机组成，用于控制指令寄存器和数据寄存器的操作，硬件接口包括5个引脚：1．TCK：移位时钟输入引脚。
测试时钟是独立的，与芯片系统时钟无关，由测试系统提供。
2．TMS：模式选择输入引脚。
在测试过程中，有数据捕获、移位、暂停和输出等不同的工作模式。
在不同的状态下，TMS信号为基于J TAG的MBIS T设计实现范长永摘要：边界扫描（B SD，有时也称为JTA G）和存储器内建自测试（M B I ST）是两种常用的集成电路可测试设计技术，然而如何有效处理M B I ST产生的众多管脚是D FT工程师必须考虑的问题。
JTAG技术在PCB测试中的应用
面 ，其 管 脚 数 量 及 密 度 不 断提 高， Ｂ Ａ 焊 接 的 成 功 率 一 般 在 ９ ％ 而 Ｇ ０
的输 入 和 输 出 ， 过 相 应 的 时 钟 信 号 和 控 制 信 号 ， 可 以方 便 的 观察 通 就 左右 ， 若是无铅工 岂， 则成功率可能更低 。使用万用表 、 示波器测试芯 和控 制 处 在 调试 状 态下 的芯 片 片的传统 “ 探针” 方法已不能满足要求 。图 １显示了在 ｘ光下 Ｂ Ａ器 Ｇ 在 ＩＥ １ ９１标 准 里 面 ，寄 存 器 被 分 为 两 大 类 ：数 据 寄 存 器 Ｅ Ｅ１４ ． 件 的 照相 。从 照 片 中我 们 很 难 图 区 分 良好 焊 点 和 虚 焊 。虽然 目前 多 维 （ Ｒ） 指 令 寄存 器 （Ｒ） 边 界 扫 描 链 属 于数 据 寄 存 器 中很 重 要 的一 Ｄ 和 Ｉ 。
上 的边 界 扫 描 （ 移位 ） 存 器 单 元 可 以 相 互 连 接 起 来 ， 芯 片 的 周 围形 寄 在 成 一 个 边 界 扫 描链 （ ｏｎ ａｙ Ｂ ａ ｈ ｉ） 一 般 的 芯 片都 会 提 供 几条 Ｂ ｕ ｄ ｒ— ｃｎＣ ａｎ 。 独 立 的边 界 扫 描链 ． 用来 实 现 完 整 的 测 试 功 能 。 边 界 扫 描 链 可 以 串行
【 关键词】 边界扫描 ； 移位寄存器； 板级 测试 ； ａ ｏ ｔ ｌｒ Ｔ ｐＣ ｎｒ ｌ ｏｅ
１ Ｐ ＣＢ制 造 技 术及 器 件 封 装 技 术 的发 展
Байду номын сангаас
随 着 电 子 技 术 的 发展 ． 刷 电路 板 越 来 越 复 杂 ， 制 造 技 术 不 断 印 其 （ 据 ） 载 到 该 管脚 中去 ； 于 芯 片 的 输 出 管 脚 ， 数 加 对 也可 以通 过 与 之相 提 高 ； 随着 Ｉ 伴 Ｃ封装 技 术 的发 展 又 使 得 印刷 电路 板 越 来 越 小 ， 件 安 器 连 的边 界 扫描 寄 存 器 “ 获 ”Ｃ ｕ Ｅ） 管脚 上 的输 出信 号 。 在 正 捕 （Ａ Ｒ 该 装 密 度 则 越来 越 高 。 这 种 情 况 下 ， 统 的测 试 技 术 ， 采 用 表 面测 试 在 传 如 常 的运 行 状 态 下 。 些 边 界 扫 描 寄 存 器 对 芯 片 来 说 是 透 明 的 ， 以 正 这 所 针 技 术— — 针 床 夹具 ， 难 实现 。从 而带 来 一 个 问题 ： Ｐ Ｂ板 面 积 很 从 Ｃ 常 的运 行 不 会 受 到 任何 影 响 。这 样 ， 界 扫 描 寄 存 器 提 供 了 一 个 便捷 边 缩 小 获 得 的 费 用 减 少 的好 处 被 传 统 的测 试 方 法 所 导 致 的 费 用 提 高 所 的方 式 用 以观 察 和 控制 所 需 要 调 试 的 芯 片 。 另 外 ， 片 输 入 输 出 管脚 芯
boundaryscan应用实例 -回复
boundaryscan应用实例-回复什么是boundary scan技术？Boundary scan技术，又称JTAG（Joint Test Action Group）技术，是一种用于芯片级电路板测试和诊断的技术。
它使用了IEEE标准1149.1定义的边界扫描链（Boundary Scan Chain），通过在电路板上的闩锁功能来实现对芯片上的引脚的测试和调试。
Boundary scan技术的原理和功能如何工作？Boundary scan技术的原理基于一种边界扫描链结构（Boundary Scan Chain），该链将所有芯片引脚连接起来形成一个环。
这个环具有使能信号和测试控制信号，通过这些信号的控制，可以将测试数据从一个引脚传输到另一个引脚，实现对芯片引脚的测试和调试。
Boundary scan技术的功能主要有以下几个方面：1. 电路连通性测试：通过boundary scan技术，可以检测和诊断电路板上信号线的连通性是否良好，以及是否存在断路和短路。
2. 引脚功能测试：通过boundary scan技术，可以实时测试和诊断芯片引脚的功能是否正常。
这对于芯片级的调试和故障排除非常有用。
3. 元件配置和诊断：通过boundary scan技术，可以识别和配置电路板上的各种元件，例如存储器、逻辑门等。
这可以帮助工程师更好地了解电路板的组成和功能。
4. 容错性检查：通过boundary scan技术，可以检查电路板上的信号线是否遵循电气特性，例如正确的电阻和电容值。
这对于确保电路板的稳定性和可靠性至关重要。
Boundary scan技术的应用实例1. 电子设备制造：Boundary scan技术可以在生产线上用于测试和验证电子设备的电路板，以确保其质量和可靠性。
它可以有效地检测和排除电路板上的连通性问题和故障，提高生产效率和产品质量。
2. 电路板维修：当电子设备发生故障时，boundary scan技术可以用于定位和修复故障点。
jtag工作原理详解
jtag工作原理详解JTAG（Joint Test Action Group）是一种用于测试和调试集成电路的标准接口。
它提供了一种通用的方法，使得在生产过程中可以对芯片进行测试和调试，以确保其正常工作。
本文将详细介绍JTAG的工作原理，包括其基本原理、信号传输方式、测试模式和应用案例等方面。
一、JTAG的基本原理JTAG是一种串行接口，它通过少量的引脚与芯片内部的测试逻辑进行通信。
它主要由四个信号线组成，分别是TCK（时钟信号）、TMS（状态机信号）、TDI （数据输入信号）和TDO（数据输出信号）。
这些信号线通过一个称为TAP（Test Access Port）的接口与芯片内部的测试逻辑进行连接。
JTAG的工作原理是基于状态机的概念。
状态机是一种具有有限个状态和状态转移条件的数学模型，它用于描述JTAG在测试和调试过程中的不同操作。
JTAG通过改变TMS信号的状态来控制状态机的状态转移，从而实现不同的操作。
二、JTAG的信号传输方式JTAG使用的是一种称为“链式扫描”（Boundary Scan）的技术来传输数据。
在链式扫描中，芯片内部的各个逻辑单元被连接成一个链，数据通过这个链进行传输。
链式扫描技术使得JTAG可以在芯片生产过程中对内部的逻辑单元进行测试和调试。
链式扫描通过两个特殊的寄存器来实现数据的传输，分别是数据移位寄存器（Data Shift Register，DSR）和状态移位寄存器（State Shift Register，SSR）。
DSR用于传输数据，而SSR用于传输状态。
在数据移位寄存器中，数据从TDI输入，通过TCK的时钟信号逐位移入，然后通过TDO输出。
这样，可以将数据从外部输入到芯片内部，或者从芯片内部输出到外部。
在状态移位寄存器中，状态从TMS输入，通过TCK的时钟信号逐位移入，然后通过TDO输出。
这样，可以改变JTAG的状态，从而控制状态机的状态转移。
三、JTAG的测试模式JTAG有多种测试模式，常用的包括以下几种：1. Bypass模式：在Bypass模式下，JTAG将绕过芯片内部的测试逻辑，直接将TDI输入信号连接到TDO输出信号。
JTAG测试原理
PLD的program主要是根据文件中指令来执行的，jtag工具相当于一个player．支持的文件格式：svf，jed，jam，staple，isc（IEEE 1532).这些文件可以在ＰＬＤ编译器中的选项里选择．
cluster测试主要留给测试工程师发挥的机会最大．一般boundary scan ic外面有一些简单的逻辑器件，测试工程师根据datasheet或其他资料来模拟一些逻辑器件的功能．如ＩＩＣ总线，spi总线等．
编程主要是下载数据到flash中，这个下载相似编程器，但是这个板级测试却可以在线，对与update程序很有用，给工程师带来很大的方便．在应用过程中经常碰到这样的情况，使用离线抄写完flash后，板不能boot起来，焊接上都没有什么问题，就是不能boot起来，这个时候使用jtag工具可以读出数据来分析，然后download一个golden board中的数据一般问题都会解决．这里使用的image主要是binary，hex（intel，motoroan的板级测试，我们一般需要的资料：bsdl文件（ＩＣ制造商提供），netlist ＡＳＣＩＩ文件（ＰＣＢ设计者提供）．另外也需要原理图来分析．一般的自动生成测试的工具都需要以上的资料．这些公司的产品，一般将测试分为以下几类：infrastructure test，interconnect test，memory test，cluster test．编程：外部flash，内部flash，ＰＬＤ，ＣＰＬＤ，ＦＰＧＡ ect ．
infrastructure test指的是测试连路ＴＤＩ－－＞ＴＤＯ，ＴＭＳ ，ＴＣＫ ，ＴＲＳＴ的连接情况，如果ic有idcode寄存器，那么一般也会测试ic的id，判断ic是否使用正确的ic．这只是互连测试一个前期工作，真正的板级测试还主要是后面的测试．
基于JTAG的板级互连测试技术的研究
Ｋｅ ｒ ｓ ｏ ｎ ａｙＳａ ；ｉｔｒｏ ｎ ｃ ｓ；Ｊ ＡＧ ；ｔｓ ｇ ｒ ｈ ｙｗｏ ｄ ：ｂ ｕ ｄ ｒ－Ｃ ｎ ｎｅｃ ｎ ｅｔｔ ｔ Ｔ ｅ ｅｔａ ｏ ｔｍ ｌ ｉ
ＪＡ Ｔ Ｇ边 界 扫 描技 术 是 迄 今 为 止 最 成 熟 的 Ｄ Ｉ Ｆ＂ 技 术 ， 已经 成 为 Ｄ Ｉ的 主要 手 段 ， 于 Ｄ Ｉ技 术 它 Ｆ＂ 对 Ｆ＂ 的发展具 有深 远 的影 响． 而其 中互 连 测试 又是 其 中 最关 键 的技 术之 一 Ｊ 连测 试是 指 对 电路 板上 器 １ ．互 件 之 间互 连线 的测试 ， 主要检 测 电路 板级 的开路 、 短
级 、 级和 系统 级 集 成 电路 进 行 测试 的功 能． 板
关键词 ： 边界扫描 ； 互连测试 ； 联合测试行动组 ； 测试算法
中国分类号 ： Ｐ ０ Ｔ２６ 文献标识码 ： Ａ
Ｒｅｅ ｒ ｈ ｏ ｏ ｒ － ｖ ｌ ｎ ｅ ｃ ｎ ｅ ｔｔｓ ｅ ｈ ｉｕ ａ ｅ ｎ Ｊ ｓａ ｃ ｆｂ ａ ｄ ｌ ｅ ｔ ｒｏ ｎ ｃ ｅｔｔｃ ｎｑ ｅｂ ｓｄ ｏ ＴＡＧ ｅ ｉ
ｃ ｍｐ ｎ ｎ —ｆｎ ｔ ｎ ｉ ，ｂ ａ ｄ ｉ ｔｒ ｏ ｎ ｃｉ ｎ ａ ｄ ｉ ｔｒ ｃｉｎ，ｆｃ ｌ ａｅ ｔ ｅ ｄ ｂ ｇ ｉ ｇ ｏ ｙ ｔｍ ｉ ｕ ｔｙ ｎ ｔ ｅ ｐ ｐ ｒ ｏ ｏ ｅ ｔ ｕ ｃｉ ａ ｔ ｏ ｌ ｙ ｏ ｒ ｎｅ ｃ ｎ ｅ ｔ ｎ ｎ ｅ ａ ｔ ｏ ｏ ａ ｉ ｔ ｔ ｈ ｅ ｕ ｇ ｎ ｆｓ ｓｅ ｃｒ ｉ ．Ｉ ｈ ａ ｅ ， ｉ ｃ ｒ ｂ ｓｃ ｔｅ ｒ ｎ ｃ ｉ ｃｕ ｅ ｏ Ｓ ｌ ｂ ｎｒ ｄ ｃ ｄ ｄ ｔ ｙ ｈ ｎ ｏ ｅ ｏ ｔ ｌ ｔｓ ｇ ｒｔｍ ｓ ｐ ｅ ｅ ｔｄ，ａ ａ ｔａ ｐ ａ ｉ ｈ ｏ ａ ｄ ａ ｈ ｔ ｔｒ ｆＢ Ｔ ｗｉ ｅ ｉ ｔ ｕ ｅ ｅｍｌ ，ｔｅ ｎ ｐ ｉ ｅ ｔａ ｏ ｈ ｉ ｒｓ ｎｅ ｙ ｒ ｅ ｌ ｏ ｍａ ｌ ｉ ｔｓ ａ － ｌ ｎ ｐ ｉｄ ｗ ｄ ｌ ，ｅｆｃｉ ｅ ａ ｄ ｌｗ ｏ ｔＢ Ｔ ｍｅｈ ｄ ｉ ｉ ｔ ｄ ｃ ｄ Ｔ ｅ ｍｅｈ ｄ ｃ ｎ ａ ｃ ｍｐｉｈ ｂ ｕ ｄ ｒ Ｃ ｅ ｔｆ ｒｃ ｉ ｌ ｉ ｅｙ ｆ ｔ ｏ ｃ ｓ Ｓ ｔ ｏ ｓ ｎ ｒ ｕ ｅ ． ｈ ｔ ｏ ａ ｃ ｏ ｌ ｏ ｎ ａ ｙ Ｓ ａ ｔｓ ｈ ｐ， ｅ ｅ ｖ ｎ ｏ ｓ ｎ ｏ ｂ ａ ｄ ａ ｄ ｓ ｓｅ ｌｖ ｌ ｎｅ ｒ ｔｄ ｃ ｒｕ ｔ ｏ ｎ ｙ ｔｍ ｅ ｅ ｔｇ ａｅ ｉ ｉ ｒ ｉ ｃ ．
jtag工作原理详解
jtag工作原理详解引言概述：JTAG（Joint Test Action Group）是一种用于测试和调试集成电路的标准接口。
它提供了一种非常有效的方法，可以在芯片制造过程中进行测试和调试，以确保芯片的质量和可靠性。
本文将详细介绍JTAG的工作原理，包括其基本原理、信号传输方式、链路结构、测试模式和调试功能。
一、基本原理：1.1 逻辑层次：JTAG是一种基于逻辑层次的测试方法。
它通过在芯片上添加一组专用的测试逻辑电路，实现对芯片内部逻辑电路的测试和调试。
这些测试逻辑电路包括扫描链（Scan Chain）、测试模式选择器（Test Mode Selector）和测试控制器（Test Controller）等。
1.2 扫描链：扫描链是JTAG的核心组成部分。
它由一系列可编程的触发器（Flip-flop）组成，用于存储和传输芯片内部的测试数据。
在测试过程中，测试数据可以通过扫描链逐个传递到芯片内部的逻辑电路中进行测试。
1.3 测试模式选择器和测试控制器：测试模式选择器用于选择测试模式，将芯片切换到测试模式。
测试控制器则用于控制测试过程的执行，包括扫描链的操作、测试模式的切换和结果的读取等。
二、信号传输方式：2.1 TDI和TDO信号：JTAG使用两个主要的信号线进行数据传输，即测试数据输入（TDI）和测试数据输出（TDO）。
TDI用于将测试数据输入到芯片中，而TDO则用于将测试结果输出到外部。
2.2 TCK信号：TCK是时钟信号，用于同步测试数据的传输。
它控制着扫描链中的触发器按照时序进行数据的移位和存储。
2.3 TMS信号：TMS是测试模式选择信号，用于控制测试模式的切换。
通过改变TMS信号的状态，可以将芯片从一种测试模式切换到另一种测试模式。
三、链路结构：3.1 JTAG链路：JTAG链路是由多个JTAG设备连接而成的链状结构。
每个JTAG设备都包含一个扫描链，可以通过TDO和TDI信号进行级联连接。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
文章编号:16732095X (2007)022*******基于JTAG 的板级互连测试技术的研究薛 鹏,张宝峰(天津理工大学自动化学院,天津300191)摘 要:JT AG 边界扫描机制是用于在线导通测试的新技术,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.边界扫描技术克服了传统针床测试的缺点,而且测试费用也相对较低,这在可靠性要求高、排除故障要求时间短的场合非常适用.本文详细介绍了边界扫描技术的基本原理和结构,并提出了一种优化的测试算法,最后介绍了一种可以广泛应用、高效低廉的边界扫描测试方法,实现对芯片级、板级和系统级集成电路进行测试的功能.关键词:边界扫描;互连测试;联合测试行动组;测试算法中国分类号:TP206 文献标识码:AResearch of board 2level i n terconnect test techn i que ba sed on JTAGXUE Peng,ZHANG Bao 2feng(School of Electrical Engineering,Tianjin University of Technol ogy,Tianjin 300191,China )Abstract:JT AG Boundary 2Scan technique (BST )is a ne w technique f or connecti on test,it p r ovides a s oluti on t o the test of component -functi onality,board interconnecti on and interacti on,facilitate the debugging of syste m circuitry .I n the paper,basic theory and architecture of BST will be intr oduced detaily,then one op ti m al test algorith m is p resented,at last an ap 2p lied widely,effective and l ow cost BST method is intr oduced .The method can accomp lish boundary scan test f or chi p,board and syste m level integrated circuit .Key words:boundary 2scan;interconnect test;JT AG;test algorith m JT AG 边界扫描技术是迄今为止最成熟的DFT 技术,它已经成为DFT 的主要手段,对于DFT 技术的发展具有深远的影响.而其中互连测试又是其中最关键的技术之一[1].互连测试是指对电路板上器件之间互连线的测试,主要检测电路板级的开路、短路或者呆滞型等故障.1 国内外研究现状目前,国内基于JT AG 边界扫描技术的研究主要集中在同济大学、国防科学技术大学、中国科学技术大学、桂林电子工业学院及航天部771所等少数高校院所.同济大学中德学院通信软件与专用集成电路设计中心,在互连测试技术的原理和算法上,进行了很深入的研究,并总结归纳出走步1算法、走步0算法、改良记数序列算法、记数/补偿算法和等权值抗混迭算法.国防科学技术大学主要开发了边界扫描测试仪软件系统,该系统兼顾故障覆盖率和诊断精度的要求,并针对一类多边界扫描链的测试问题,提出了优化调度的问题.中国科学技术大学对边界扫描测试的两种典型测试:互连测试和Cluster 的基本原理做了详细的分析,分析了可完全边界扫描测试电路和部分可测试电路的测试模型及算法,并给出了目前常用的测试算法举例.由于形成了统一的标准,边界扫描技术在国外获得了广泛的应用.在器件方面,如I ntel 的嵌入式超标量R I SC 微处理器St ong ARM ,P586和P II,P III,P I V ,TI 公司的T M S320C30,Mot or ola 公司的PowerPC 等CP U ,以及收稿日期:2006207207.基金项目:天津市科技发展计划项目(05ZHXPZH01600).第一作者:薛 鹏(1981— ),男,硕士研究生.通讯作者:张宝峰(1962— ),男,教授,硕士生导师.第23卷 第2期2007年4月天 津 理 工 大 学 学 报J O URNAL O F T I ANJ I N UN I VERS I T Y O F TECHNOLO GY Vol .23No .2Ap r .2007Xilinx,A ltera,Lattice 等公司的可编程器件等正在广泛使用的超大规模集成电路大都内置有边界扫描测试结构.在边界扫描测试工具方面,国外边界扫描测试系统和测试软件的开发也取得了很大的进展.例如Phili p s 公司的P M3720边界扫描测试机,Accul ogic 公司的BSCAN PC +边界扫描测试卡,Teradyne 公司的BSI D 边界扫描诊断软件、自动生成测试程序V I C 2T ORY 软件等等.可见,边界扫描测试技术在我国尚处于起步阶段,对其的研究大部分还停留在算法及理论等方面,并没有广泛用于实际的工业生产中.因此,对于该项技术的研究存在很大价值.2 JTAG 基本协议简介联合测试行动组(JT AG )于1987年提出了一种新的电路板测试方法-边界扫描技术,并于1990年被I EEE 接纳,形成了I EEE1149.1标准,简称JT AG标准[2].该标准要求在集成电路中加入边界扫描电路.在板级测试时,可以在模式选择的控制下,构成一条绕集成电路边界绕行的移位寄存器链,对板内集成电路的所有引脚进行扫描,通过将测试数据串行输入到该寄存器链的方法,检查发现印刷电路板上的器件焊接故障和板内连接故障,极大地方便了系统电路的调试.进行集成电路的设计时就要在电路内部增加相应的边界扫描电路.根据I EEE 1149.1标准,JT AG 测试逻辑的基本结构如图1所示,其包括以下几个部分:测试访问接口(Test Access Port,T AP )、T AP 控制器(T AP Con 2tr oller )、指令寄存器(I nstructi on Register,I R )和测试数据寄存器(Data Register,DR ).图1 JTAG 测试逻辑的基本结构F i g .1 Ba si c arch itecture of JTAG test log i c测试访问接口一般由4个(另有一个T RST 3为可选)专用引脚组成:测试数据输入(Test Data I n,T D I )、测试数据输出(Test Data Out,T DO )、测试模式选择(Test Mode Select,T MS )和测试时钟(Test Cl ock,T CK ).2.1 TAP 控制器T AP 控制器是边界扫描测试的核心控制器.在TCK 和T MS 的控制下,可以选择使用指令寄存器扫描或数据寄存器扫描,以及控制边界扫描测试的各个状态.T MS 和T D I 是在T CK 的上升沿被采样,T DO 是在TCK 的下降沿变化.图2描述了T AP 控制器的状态转换全过程,左边是数据寄存器分支,右边是指令寄存器分支.其中T AP 控制器的状态机只有6个稳定状态:测试逻辑复位(T LR )、测试运行/空闲(RT/T )、数据寄存器移位(S DR )、指令寄存器移位(SI R )、数据寄存器暂停(P DR )和指令寄存器暂停(P I R ).其他状态都不是稳态,而是暂态[3].图2 TAP 控制器的状态转换过程F i g .2 St a te conversi on process of TAP con troller2.2 指令寄存器指令寄存器进行指令的译码,向各测试数据寄存器发出各种操作码,并确定边界扫描工作方式.指令寄存器一般由移位部件、锁存部件和译码部件组成.I EEE 1149.1标准要求指令寄存器长度至少为两位,以便实现4条必备测试指令.2.3 测试数据寄存器测试数据寄存器主要包括边界扫描寄存器(Boundary Scan Register,BSR )、旁路寄存器(Bypass Register )和器件标识寄存器(Device I dentificati on Register ).1)边界扫描寄存器构成边界扫描路径,他的每一个单元由存储器、发送/接收器和缓冲器组成.2)旁路寄存器是一个移位的寄存器.可旁路其他移位寄存器,从而获得T D I 到T DO 的最短扫描路径.・92・2007年4月 薛 鹏,等:基于JT AG 的板级互连测试技术的研究 3)器件标识寄存器(I D )有32位,其中31～28位是版本号,27～12位是器件序列号,11～1位是厂家标识,第0位为1.3 边界扫描测试方法使用边界扫描测试技术,可以对芯片内部故障、电路板的互连以及相互间影响进行测试.不同的测试工作于不同的方式,通过加载不同的测试指令到指令寄存器来选择测试方式.3.1 外测试法(Extest)Extest 指令执行外测试方式,用于检测各集成电路间连线以及板级互连故障,包括短路和断路故障.图3是I C1和I C2组成的一条简单边界扫描链.测试向量1011由I C1的T D I 通过扫描路径移位施加到并行输出引脚上,由于1、2的短路故障和4的断路故障,使得I C2的并行输入引脚接收到响应向量0111.将I C2中的响应向量串行移出,与预期结果1101比较即可检测出连线故障.图3 外测试法F i g .3 Extest3.2 内测试法内测试法用于测试I C 本身的逻辑功能,即测试电路板上集成电路芯片的内部故障.测试向量通过T D I 输入,并通过边界扫描通道将测试向量加到每个芯片的输入引脚寄存器中,从输出端T DO 可以串行读出存于输出引脚寄存器中各芯片的响应结果.根据输入向量和输出响应,就可以对电路板上各芯片的内部工作状态做出测试分析.4 互连测试算法边界扫描测试过程中,测试时间取决于边界扫描测试向量的数量,即测试向量集的大小;而边界扫描测试的故障覆盖率和故障定位精度则取决于测试向量集的故障诊断能力(完备性指标).边界扫描的优化问题就是围绕这两个指标展开的.4.1 基本测试算法KautzW H 于1974发表在I EEE 计算机学报上的文章首次提出了线网中故障测试的方法,称二进制计数(CS A )算法.CS A 算法是在无源测试中提出的,适于可接触网络的脱机测试,可用于稀疏PCB 互连测试中.该方法如果用于边界扫描测试,这种检测算法对呆滞型故障存在混叠症候.1982年Goel P 和Mc Mahon M T 针对芯片在位测试对CS A 算法进行修改,去掉全0和全1ST V,使其具有检测呆滞型故障的能力,称为改进的二进制计数算法(MCS A ).1987年W agner P T 就Goel 和Mc Mahon 算法在故障诊断上的局限,增加互补的测试矢量集,增加了故障区分的能力.1992年W u 2Tung Cheng 等人在不降低诊断能力的条件下,对测试矢量进行了压缩,系统地提出了3种优化的测试矢量生成算法[4].除以上算法之外,还有走步l 算法(walk -1)、走步0算法(walk -0)等经典算法,但这些算法需要过多的测试矢量集或诊断能力较差,若要更好的应用于测试,需要对算进行优化.4.2 一种优化的互连测试算法针对实际应用的情况,把集成电路的制造工艺与PCB 的具体特性结合起来,提出一种实用的边界扫描互连测试算法———记数/补偿算法(True /Com 2p li m ent )与走步(walk )的混合算法.先用记数/补偿算法检测故障和对呆滞型故障的定位,再利用走步1或走步0算法对固定的逻辑故障、开路故障和逻辑短路故障进行精确定位.该算法是完备的故障测试算法.测试步骤如下:步骤一:对待侧网络施加记数/补偿测试序列,检测故障.如未检测到故障,转到步骤三;步骤二:对故障网络施加走步测试序列,进行故障精确定位;步骤三:输出故障诊断信息,结束.通过理论分析发现,该算法集合两种算法的优势,记数/补偿算法可以有效地控制紧凑性指标,而走步算法可以实现完备诊断的目标.5 一种基于JTAG 的测试实现方法介绍该方法不再依赖针床进行边界扫描测试,主要的设计思路是用任何一台PC 微机作主控器,借用它的并口作为JT AG 的T AP 信号通信接口.利用边界扫描描述语言(BS DL )与相关软件开发系统配合,形成测试软件,作测试分析、失效诊断和仿真处理.同时,也可完成对FPG A 和CP LD 芯片的加载功能.由此可以看出,它所需要的软硬件设备非常简单.首先测试软件处理待测单板的网表和相关文・03・ 天 津 理 工 大 学 学 报 第23卷 第2期件,产生标准的S VF (Serial Vect orFor mat )格式测试矢量;然后用一根专门的电缆把PC 的并口和单板上BS 器件的JT AG 口连起来,运行测试软件,则PC 就可以把测试矢量加到单板上,并捕获测试结果,根据结果诊断出单板上的故障.对于硬件设计人员来说,需要在电路设计时考虑设计测试接口,具体地讲,就是将PCB 上的所有BS 器件的JT AG 口采用菊花链方式连接起来(如图4),菊花链越长(即菊花链上的BS 器件越多)则测试方法的故障覆盖率越高,总的测试时间越短.图4 BS 器件的菊花链连接F i g .4 The da isy 2cha i n of BS 2dev i ce为了准确地测试出故障的覆盖情况,将PCB 上的网络分成6种(如图5):图5 网络故障释义F i g .5 Fault cl a ss def i n iti on s1)Class1:纯边界扫描网络,可以完全测试它们的短路和开路;2)Class2:在Class1网络上还和其他非边界扫描器件的输入引脚相连;3)Class3:只有边界扫描驱动器单元的网络;4)Class4:边界扫描输入单元与固定逻辑电平相连的网络;5)Class5:没有和任何边界扫描单元相连的网络,因此无任何短路和开路的覆盖;6)Class6:T AP 管脚相连的网络,可完全覆盖.下面介绍一个应用实例,待测PCB 上共有6439个网络,17个BS 器件,组成一条菊花链,通过JT AG 电缆连到计算机并口上,待电源模块供电,即可进行测试.测试软件会产生一个专门的测试报告,把单板上的网络划分为前面所介绍的6种类型,再说明对各种类型的故障覆盖情况.图6是测试覆盖报告针对短路故障的总结部分.图6 测试报告-短路故障F i g .6 Test report 2short fault从上面报告可以看出,针对特定的短路故障,没有覆盖的网络数为4192,可以完全覆盖的网络为1675个,部分覆盖的网络为514个,总覆盖率达到35%.6 总结与展望JT AG 标准自提出至今,已经有了很大的发展,它能够测试集成电路芯片的输入/输出管脚的状态,也能测试芯片内部工作情况以及板级间的短路和断路故障等.该测试可以大大提高测试资源的利用率、降低测试和维护时间,且测试故障覆盖率高.在研究中发现,边界扫描技术由芯片级测试向板级以至系统级测试发展的过程中,测试向量算法的优化,是制约测试结果的主要因素,因此,在测试中算法的优化对边界扫描技术的发展至关重要,文中提出一种优化的测试算法,其具有完备诊断的能力,并且紧凑性也得到较好的控制,该算法将会进行进一步的实践检验,以达到最优化.文中所介绍的基于JT AG 的测试实现方法,是一种新的实现方法,实验表明,该方法具有测试方法便捷、测试序列简单、通用性强、诊断结果准确等优点.参 考 文 献:[1]张学斌.基于JT AG 的互联测试技术[J ].今日电子(测试技术),2004(4):526.[2] I EEE Standard Board .I EEE Standard Test Access PortAnd Boundery -Scan A rchitecture[S].2000.7.[3] 赵红军,杨日杰,崔坤林,等.边界扫描测试技术的原理及其应用[J ].现代电子技术,2005(11):20224.[4] ChengW T .Op ti m al D iagnostic Methods forW iring I nter 2connects[J ].I EEE Trans On C A D,1992(12):116121165.・13・2007年4月 薛 鹏,等:基于JT AG 的板级互连测试技术的研究 。