硬连线控制器CPU设计
硬连线控制器CPU设计
目录目录 (i)摘要 (ii)Abstract (iii)第一章课题背景 (1)1.1 设计目的 (1)1.2 设计原理 (1)第二章设计简介及设计方案论述 (2)2.1 单元电路设计 (2)第三章详细设计 (4)3.1 芯片介绍 (4)3.2 指令系统结构及功能确定 (6)第四章设计结果及分析 (7)4.1 设计结果分析 (7)摘要硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。
硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。
其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。
操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。
设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。
也可采用可编程逻辑器件PLD来实现。
PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。
80年代出现的通用阵列逻辑电路〔GAL与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。
组合逻辑控制器的最大优点是速度快。
但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。
关键词：硬连线控制器；基本逻辑AbstractHard wired controller is composed of the basic logic circuits, decodes the instruction in the operation code, andproduce the corresponding sequential control signal components, also called combined logic controller. Hard wired controller by the instruction unit, address components, temporal parts, operation control part and the interrupt controlcomponents etc. (see "the controller part central processor" in entry). The operation control unit is used for generating various operation control command, it according to the instructions and instruction process, according to the order of the control commands issued. The operation of part of the control input signal: the instruction decoderoutput signals, timing signals and operation results indicating the status signal. The design according to theinstruction flow, operation schedule obtained logical expression of various operation control command, can beadopted by the basic logic circuits (and gate, or gate and NAND gate logic network composition etc.) to realize. Can also adopt the programmable logic device PLD to realize. PLD "and" and "or" array and array operation control command "and or" logical expression corresponding, providing an ideal device for the design of combinational logic controller. GAL and PAL generic array logic circuit (80 of the 1980s (see special logic integrated circuit)) withprogrammable logic device structure similar to the PLD, it is not only a programmable and erasable, provides more flexibility to design. The biggest advantage combinational logic controller is fast. But because of the circuit complex and irregular, not easy to debug, maintain, modify, also not easy for machines with different instruction set simulation.Keywords：Hard wired controller；basic logic第一章课题背景自1946年第一台电子计算机问世以来，计算机技术在元件器件、硬件系统结构、软件系统、应用等方面，均有惊人进步，现代计算机系统小到微型计算机和个人计算机，大到巨型计算机及其网络，形态、特性多种多样，已广泛用于科学计算、事务处理和过程控制，日益深入社会各个领域，对社会的进步产生深刻影响。
硬布线控制器(精)
由于采用同步工作方式，长指令和短指令对节拍时间的利用都是 一样的。这对短指令来讲，在时间的利用上是浪费的，因而也降 低了CPU的指令执行速度，影响到机器的速度指标。为了改变 这种情况，在设计短指令流程时可以跳过某些节拍。当然在这种 情况下，节拍信号发生器的电 路相应就要复杂一些。 节拍电位信号的产生电路与节拍脉冲产生电路十分类似，它 可以在节拍脉冲信号时序器的基础上产生，运行中以循环方式工 作，并与节拍脉冲保持同步。 3.微操作控制信号的产生 在微程序控制器中，微操作控制信号由微指令产生，并且可以重 复使用。在硬联线控制器中，某一微操作控制信号由布尔代数表 达式描述的输出函数产生。 设计微操作控制信号的方法和过程是，根据所有机器指令流程图 ，寻找出产生同一个微操作信号的所有条件，并与适当的节拍电 位和节拍脉冲组合，从而写出其布尔代数表达式并进行简化，然 后用门电路或可编程器件来实现。为了防止遗漏，设计时可按信 号出现在指令流程图中的先后次序书写，然后进行归纳和简化。 要特别注意控制信号是电位有效还是脉冲有效，如果是脉冲有效 ，必须加入节拍脉冲信 号进行相“与”。
显然，从指令流程图出发，就可以一个不漏地确定在指令周期中 各个时刻必须激活的所有操作控制信号 .例如，对引起一次主存 读操作的控制信号 C3来说，当节拍电位 M1=l，取指令时被激活； 而当节拍电位 M4=1，三条指令（LDA，ADD，AND）取操作数 时也被激活，此时指令译码器的 LDA，ADD,AND输出均为1， 因此 C3的逻辑表达式可由下式确定: C3=M1+M4(LDA+ADD+AND) 一般来说,还要考虑节拍脉冲和状态条件的约束 ,所以每一个控制 信号Cn=可以由以下形式的逻辑方程来确定 : Cn= (Mi·Tk·Bj· Im) 与微程序控制相比，组合逻辑控制的速度较快.其原因是微程序 控制中每条微指令都要从控存中读取一次，影响了速度，而组合 逻辑控制主要取决于电路延迟 .因此，近年来在某些超高速新型 计算机结构中，又选用了组合逻辑 . 2.指令执行流程 在用硬联线实现的操作控制器中，通常，时序产生器除了产生 节拍脉冲信号外，还应当产生节拍电位信号。因为在一个指令周 期中要顺序执行一系列微操作，需要设置若干节拍电位来定时。 例如前面提到的五条指令的指令周期，其指令流程可用下图来表 示。
基于VHDL硬连线控制器设计研究
东华理工大学信息工程学院课程设计报告课程：计算机组成与体系结构课程设计题目：基于VHDL的硬连线控制器设计研究学生姓名：专业：计算机科学与技术班级：10204102指导教师：2013年1月6日目录一、摘要-------------------------------------------------------------------------3二、课程设计目的-------------------------------------------------------------4三、课程设计的内容----------------------------------------------------------4四、课程设计的分析与步骤-------------------------------------------------5五、经验和总结---------------------------------------------------------------10六、参考文献------------------------------------------------------------------11七、程序清单------------------------------------------------------------------11一、摘要控制器是指挥计算机的各个部件按照指令的功能要求协调工作的部件，是计算机的神经中枢和指挥中心，由指令寄存器IR(InstructionRegister)、程序计数器PC(ProgramCounter)和操作控制器0C(OperationController)三个部件组成，对协调整个电脑有序工作极为重要。
指令寄存器：用以保存当前执行或即将执行的指令的一种寄存器。
程序计数器：指明程序中下一次要执行的指令地址的一种计数器，又称指令计数器。
cpu设计控制单元
cpu设计控制单元CPU是计算机系统的核心部件，其主要任务是执行指令并处理数据。
而控制单元是CPU 中的一部分，用于控制指令执行过程和数据流动。
本文将探讨CPU设计中的控制单元。
控制单元的功能包括指令解码、分析、控制和执行，其中指令解码是控制单元的主要任务。
指令解码是将指令编码转换为内部操作信号的过程，然后通过这些信号控制存储器和算术逻辑单元(ALU)执行指令。
控制单元还需要解析指令，检查指令格式并确定指令的长度和类型。
控制单元还需要将指令序列转换为机器代码，以便CPU能够理解并执行指令。
控制单元的设计需要考虑效率和性能。
为了使CPU高效地运行，控制单元需要快速地解码指令并控制操作流程。
控制单元需要在不影响性能的情况下尽可能简单。
为了提高CPU的性能，控制单元需要支持指令流水线的实现，使CPU可以同时执行多条指令。
控制单元的设计还需要考虑可扩展性和灵活性。
随着计算机技术的不断发展，新的指令和操作指令不断被引入，通用CPU需要能够适应这些变化。
控制单元需要具有一定的可扩展性和灵活性，以便在不改变底层硬件的情况下支持新的指令集。
控制单元的设计需要考虑易用性和可靠性。
由于控制单元对CPU的功能和性能有着直接的影响，设计师需要确保控制单元能够正确地执行指令，以避免CPU出现错误或故障。
控制单元需要易于使用和管理，以便开发人员和维护人员能够方便地理解和调试CPU的运行状态。
控制单元是CPU中非常重要的部分，对CPU的性能和功能有着直接的影响。
控制单元的设计需要考虑效率、性能、可扩展性、灵活性、易用性和可靠性等多个因素，并综合考虑以实现高质量的CPU设计。
控制单元的设计一般分为两个部分：状态机和指令解码。
状态机是控制单元的核心部分，其主要任务是根据每个指令的操作码、操作数和执行条件等信息，控制CPU在每个时钟周期内执行相应的操作。
状态机一般采用硬实现方式来实现，其结构通常参照指令集架构构建。
指令解码是控制单元的另一重要任务，其主要作用是将指令转换为内部操作信号，以便CPU能够理解和执行指令。
中央处理器(2)-硬布线和流水线
（3）同种类型的指令所需要的控制信号大部分相同。 如：所有的算术逻辑运算指令仅在ALU的操作命令及 是否置状态位上不同，其他均完全相同。 （4）在确定指令操作码时，要认真做好分类。 例如，某机有128条指令，7位操作码(OP0～OP6)，其中 有十六条算术逻辑运算指令，那么可以令这些指令的三 位操作码完全相等(例如OP0～OP2为001)，而OP3～OP6 分别表示16条指令，设命令A是所有算术逻辑指令在cy2 周期中都需产生的，则： A＝加法指令· cy2+减法指令· cy2+逻辑加指令 · cy2+…＝(加法指令+减法指令+逻辑加指令+…)cy2＝ OP0· OP1· OP2· cy2
2．硬布线逻辑的实现途径
硬布线逻辑可用PLA（可编程逻辑阵列，地址与存储 区或均可编程）、PAL（可编程阵列逻辑，与可编程、 或不可编程、增加三态输出器件及记忆元件）、GAL （通用阵列逻辑，与或均可编程、输出逻辑宏单元） 或半定制电路门阵列（GA）来实现。
6.4.4 硬布线控制逻辑设计中的若干问题
6.4.3
硬布线控制器的组成
图6.26控制器总框图
1．程序计数器和中断控制逻辑
程序计数器的输入:有四种来源。 (1)开机后的reset信号，将PC置以初始地址； (2)顺序执行指令:由PC+1形成下一条指令地址； (3)转移:由ALU送来转移地址(通过ALU部件计 算有效地址) (4)外来中断请求信号:若CPU响应中断，则由 中断控制逻辑部件产生中断入口地址。
16
硬布线控制逻辑设计中的若干问题
1．指令操作码的代码分配 主要目标：简化控制部分的电路，减少延迟时间。 主要难点： (1)CISC不定长操作码的译码困难； (2)为后续升级系统预留指令位置困难。 2. 确定机器周期、节拍与主频 保证大部分指令在一个周期内完成，部分指令通过如 ‚ready”信号等方式来增加机器周期来完成。
计算机原理 第六章第五—九节“CPU发展历程”、“硬连线控制器”的相关知识
计算机原理第六章第五—九节“CPU发展历程”、“硬连线控制器”的相关知识主题：第六章第五—九节“CPU发展历程”、“硬连线控制器”的相关知识学习时间：2016年11月14日--11月20日内容：我们这周主要学习第六章第五—九节CPU的相关知识。
希望通过这五节内容的学习能使同学们进一步掌握计算机CPU的相关知识。
一、学习要求1．了解CPU的发展历程；2．掌握硬连线控制器。
二、主要内容（一） CPU的发展历史1．X86时代的CPUCPU的溯源可以一直到1971年。
在那一年，当时还处在发展阶段的INTEL 公司推出了世界上第一台微处理器4004。
这不但是第一个用于计算器的4位微处理器，也是第一款个人有能力买得起的电脑处理器i4004含有2300个晶体管，功能相当有限，而且速度还很慢，被当时的蓝色巨人IBM以及大部分商业用户不屑一顾，但是它毕竟是划时代的产品，从此以后，INTEL便与微处理器结下了不解之缘。
可以这么说，CPU的历史发展历程其实也就是INTEL公司X86系列CPU 的发展历程，就通过它来展开的“CPU历史之旅”。
1978年，Intel公司再次领导潮流，首次生产出16位的微处理器，并命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但在i8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算指令。
由于这些指令集应用于 i8086和i8087，所以人们也将这些指令集统一称之为X86指令集。
虽然以后Intel又陆续生产出第二代、第三代等更先进和更快的新型CPU，但都仍然兼容原来的X86指令，而且Intel在后续CPU的命名上沿用了原先的X86序列，直到后来因商标注册问题，才放弃了继续用阿拉伯数字命名。
至于在后来发展壮大的其他公司，例如AMD和Cyrix等，在486以前（包括486）的CPU都是按Intel的命名方式为自己的X86系列CPU 命名，但到了586时代，市场竞争越来越厉害了，由于商标注册问题，它们已经无法继续使用与Intel的X86系列相同或相似的命名，只好另外为自己的586、686兼容CPU命名了。
计算机组成原理实验 硬布线控制器
硬布线设计实验报告
计算机组成原理实验报告实验名称：使用硬连线控制器的CPU设计专业班级：计算机科学与技术2010211301 学生姓名：贾晓冬宋丽君杨嘉宁肖迪月实验时间：2012.06目录1 教学目的、实验设备与任务1.1 教学目的 (3)1.2 实验设备 (3)1.3 设计与调试任务 (3)2 总体说明 (4)2.1 硬连线控制器的基本原理 (4)2.2 指令系统 (4)2.3 控制台指令 (5)2.4 数据通路 (5)2.5 控制器指令周期流程图 (5)2.6 控制台控制信号及作用 (6)3 设计方案 (7)3.1说明及流程图 (7)3.2 逻辑状态表 (8)4设计的实现 (10)4.1 ABEL源代码 (10)4.2组装、调试及管脚连线 (11)4.3数据测试及结果 (13)5本次设计的体会 (14)一、教学目的、实验设备与任务·教学目的1.融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识。
2.掌握硬连线控制器的设计方法‘3.学习运用大容量可编程器件开发技术，掌握设计和调试的基本步骤和方法，体会ISP技术的优点。
4.培养科学研究能力，取得设计与调试的实践经验。
·实验设备TEC-5计算机组成原理实验系统一台Pentium3以上微型计算机一台逻辑测试笔一支·设计与调试任务1.按给定的数据格式和指令系统，利用大容量ISP可编程器件，设计一台硬布线控制器组成的处理机2.根据设计，在TEC-5实验系统中进行调试。
3.在调试成功的基础上，整理出设计图纸和其他文件二、总体说明1、硬连线控制器的基本原理硬布线控制器的基本原理是，每个微操作控制信号S是一系列输入量的逻辑函数，即用组合逻辑电路来实现，S = f( Im, Mi, Tk, Bj )其中Im是机器指令操作码译码器的输出信号，Mi是节拍信号发生器的节拍信号，Tk是时序信号发生器的时序信号，Bj是状态条件判断信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录目录 (i)摘要 (ii)Abstract (iii)第一章课题背景 (1)1.1 设计目的 (1)1.2 设计原理 (1)第二章设计简介及设计方案论述 (2)2.1 单元电路设计 (2)第三章详细设计 (4)3.1 芯片介绍 (4)3.2 指令系统结构及功能确定 (6)第四章设计结果及分析 (7)4.1 设计结果分析 (7)摘要硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。
硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。
其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。
操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。
设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。
也可采用可编程逻辑器件PLD来实现。
PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。
80年代出现的通用阵列逻辑电路〔GAL与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。
组合逻辑控制器的最大优点是速度快。
但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。
关键词：硬连线控制器；基本逻辑AbstractHard wired controller is composed of the basic logic circuits, decodes the instruction in the operation code, andproduce the corresponding sequential control signal components, also called combined logic controller. Hard wired controller by the instruction unit, address components, temporal parts, operation control part and the interrupt controlcomponents etc. (see "the controller part central processor" in entry). The operation control unit is used for generating various operation control command, it according to the instructions and instruction process, according to the order of the control commands issued. The operation of part of the control input signal: the instruction decoderoutput signals, timing signals and operation results indicating the status signal. The design according to theinstruction flow, operation schedule obtained logical expression of various operation control command, can beadopted by the basic logic circuits (and gate, or gate and NAND gate logic network composition etc.) to realize. Can also adopt the programmable logic device PLD to realize. PLD "and" and "or" array and array operation control command "and or" logical expression corresponding, providing an ideal device for the design of combinational logic controller. GAL and PAL generic array logic circuit (80 of the 1980s (see special logic integrated circuit)) withprogrammable logic device structure similar to the PLD, it is not only a programmable and erasable, provides more flexibility to design. The biggest advantage combinational logic controller is fast. But because of the circuit complex and irregular, not easy to debug, maintain, modify, also not easy for machines with different instruction set simulation.Keywords：Hard wired controller；basic logic第一章课题背景自1946年第一台电子计算机问世以来，计算机技术在元件器件、硬件系统结构、软件系统、应用等方面，均有惊人进步，现代计算机系统小到微型计算机和个人计算机，大到巨型计算机及其网络，形态、特性多种多样，已广泛用于科学计算、事务处理和过程控制，日益深入社会各个领域，对社会的进步产生深刻影响。
电子计算机分数字和模拟两类。
通常所说的计算机均指数字计算机，其运算处理的数据，是用离散数字量表示的。
而模拟计算机运算处理的数据是用连续模拟量表示的。
模拟机和数字机相比较，其速度快、与物理设备接口简单，但精度低、使用困难、稳定性和可靠性差、价格昂贵。
故模拟机已趋淘汰,仅在要求响应速度快,但精度低的场合尚有应用。
把二者优点巧妙结合而构成的混合型计算机，尚有一定的生命力。
现在的计算机绝大多是由冯·诺依曼计算机发展而来的，它由运算器、存储器、控制器、输入设备和输出设备五大部分组成，在计算机中指令和数据以等同的地位存放在存储器中，并可以按地址寻访，指令和数据都是用二进制数表示，指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置，指令在存储器中按顺序存放。
这些冯·诺依曼计算机的特点到现在还是在运用着，在这次的设计中这些只是可以帮助来更好的理解计算机系统，为设计提供一些依据，有助于找寻设计思路，完成计算机系统的设计工作。
计算机的核心部件CPU通常包含运算器和控制器两大部分。
组成CPU的基本部件有运算部件，寄存器组，微命令产生部件和时序系统等。
这些部件通过CPU内部的总线连接起来，实现它们之间的信息交换。
1.1 设计目的（1）深入理解基本模型计算机的功能、组成知识；（2）深入学习计算机各类典型指令的执行流程；（3）学习微程序控制器的设计过程和相关技术，掌握LPM_ROM的配置方法。
（4）在掌握部件单元电路实验的基础上，进一步将单元电路组成系统，构造一台基本模型计算机。
（5）定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念。
掌握微程序的设计方法，学会编写二进制微指令代码表。
（6）通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法。
1.2 设计原理在部件实验过程中，各部件单元的控制信号是人为模拟产生的，而本实验将能在微过程控制下自动产生各部件单元控制信号，实现特定的功能。
实验中，计算机数据通路的控制将由微过程控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期，全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。
第二章设计简介及设计方案论述2.1 单元电路设计2.1.1 运算部件运算部件的任务是对操作数进行加工处理。
主要由三部分组成：(1) 输入逻辑。
(2) 算术/逻辑运算部件ALU。
(3) 输出逻辑。
2.1.2 寄存器组计算机工作时，CPU 需要处理大量的控制信息和数据信息。
例如对指令信息进行译码，以便产生相应控制命令对操作数进行算术或逻辑运算加工，并且根据运算结果决定后续操作等。
因此，在CPU 中需要设置若干寄存器，暂时存放这些信息。
在模型CPU 中，寄存器组由R0、R1、R2所组成。
2.1.3 指令寄存器指令寄存器（IR）用来存放当前正在执行的指令，它的输出包括操作码信息、地址信息等，是产生微命令的主要逻辑依据。
2.1.4 程序计数器程序计数器（PC）也称指令指针，用来指示指令在存储器中的存放位置。
当程序顺序执行时，每次从主存取出一条指令，PC 内容就增量计数，指向下一条指令的地址。
增量值取决于现行指令所占的存储单元数。
如果现行指令只占一个存储单元，则PC 内容加1；若现行指令占了两个存储单元，那么PC 内容就要加2。
当程序需要转移时，将转移地址送入PC，使PC 指向新的指令地址。
因此，当现行指令执行完，PC 中存放的总是后续指令的地址；将该地址送往主存的地址寄存器AR，便可从存储器读取下一条指令。
2.1.5 地址寄存器CPU 访问存储器，首先要找到需要访问的存储单元，因此设置地址寄存器（AR）来存放被访单元的地址。
当需要读取指令时，CPU 先将PC 的内容送入AR，再由AR 将指令地址送往存储器。
当需要读取或存放数据时，也要先将该数据的有效地址送入AR，再对存储器进行读写操作。
2.1.6 标志寄存器标志寄存器 F 是用来记录现行程序的运行状态和指示程序的工作方式的，标志位则用来反映当前程序的执行状态。
一条指令执行后，CPU 根据执行结果设置相应特征位，作为决定程序流向的判断依据。
例如，当特征位的状态与转移条件符合时，程序就进行转移；如果不符合，则顺序执行。
在后面将要介绍的较复杂模型计算机设计中设置了两个标志位：进位位Fc：运算后如果产生进位，将Fc置为1；否则将Fc清为0。