微机原理与接口技术第二章
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
【学习课件】第二章微机原理与接口技术
（3）、20位的地址加法器。
（4）、六字节的指令队列缓冲器。
说明：
（1）、指令队列缓冲器：在执行指令的同时，将取下 一条指令，并放入指令队列缓冲器中。CPU执行完一 条指令后，可以指令下一条指令（流水线技术）。提 高CPU效率。
（2）、地址加法器：产生20位地址。CPU内无论是段 地址寄存器还是偏移量都是16位的，通过地址加法器 产生20位地址。
AD7
09
32 /RD
AD6
10
31 HOLD（/RQ//GT0）
AD5
11
30 HLDA（/RQ//GT1）
AD4
12
29 /WR（/LOCK）
ppt课件
2
8086CPU结构图
20位
AH AL
通 BH BL 用 CH CL
寄 DH DL
存
SP
器
BP
地址加 法器
CS DS SS ES
16位 I/O
DI
IP
控制
SI
内部寄 存器
电路 外 总
线
运算寄存器 ALU
执行部分 控制电路
12 3 4 56 8位 指令队列缓冲器
标志
执行部件 ppt课件
总线接口部件
ppt课件
0-低4位向高4位无进、8借位
3、8086/8088CPU执行程序的操作过程
（1）、20位地址的形成，并将此地址送至程序存储器
指定单元，从该单元取出指令字节，依次放入指令队 列中。
（2）、每当8086的指令队列中有2个空字节，8088指 令队列中有1个空字节时，总线接口部件就会自动取指 令至队列中。
系统的最小模式：只有一8086/8088CPU。
微机原理与接口技术 第2章
二. 存储器容量: 存储器由若干“存储单元”组成，每一单元存放 一个“字节”的信息。 10000101 1字节（Byte)即为8位二进制数 2字节即为1个“字”(word) 4字节即为1个“双字”(Dword) 1K容量为1024个单元 1M=1024K=1024*1024单元 1G=1024M
术语： “读”：即输入,信息从外部→CPU “写”：即输出,信息从CPU→外部 “读内存”：从存储器取信息→CPU “写内存”：信息写入存储器
2.2
计算机系统中的存储器基础知识
(含教材第1章和第7章的相关内容)
一.分类: 存 主存储器:RAM、ROM (EPROM) 储 辅助存储器:磁盘、光盘 器 高速缓冲存储器
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
C P
U
存储器
存储器
I/O接口
① 以CPU为核心通过3条总线连接存储器、I/O接口 存储器:指系统的主存储器，简称为内存。 用来存放程序、数据
AB地址总线 微 机 I/O设备 系 统 的 硬 DB数据总线 件 结 CB控制总线 构
读存储器过程
C P U 地 址 线
1 0 0 1 0 0 01 1 0 1 0 0
A12 A11
0000H 0001H
地 址 译 码 器
A0
1234H
数据线
89H89HC PU 数 据 线1FFFH
存储器
读写控制电路
存储器读命令
CPU控制线
CPU通过地址线发出地址； 由地址译码器对地址进行“翻译”, 选中某一存储单元 CPU发出存储器读命令, 某一存储单元的内容送往CPU数据线。
第二章
微机原理与接口技术课件第二章
– 段地址寄存器的内容左移4位 + 偏移量→20位的实际物理地址 – 段地址*16 + 偏移量→20位的实际物理地址
•
6个字节的指令队列缓冲器
– 提高CPU的效率
BIU负责执行所有的 8086外部总线周期，提供系 统总线控制信号。
13
2013-7-15
总线接口部件的工作过程
执行部件执行部件euexecutionuniteuexecutionunit1616位的算术逻辑单元位的算术逻辑单元alualu完成算术完成算术逻辑运算和指令要求寻址的单元地址的位移量逻辑运算和指令要求寻址的单元地址的位移量个1616位的通用寄存器位的通用寄存器累加器累加器基址寄存器基址寄存器计数器计数器数据寄存器数据寄存器个1616位的专用寄存器位的专用寄存器spsp堆栈指针寄存器堆栈指针寄存器bpbp基址指针寄存器基址指针寄存器sisi源变址寄存器源变址寄存器didi目的变址寄存器目的变址寄存器eueu控制单元控制单元即cpucpu中的控制器主要由译码和时序电路组成其功能是对指令操作码中的控制器主要由译码和时序电路组成其功能是对指令操作码译码产生各种微操作信号
2013-7-15
(3) 装入/存储体系结构
8
4.CPU的三总线
微处理器是大规模集成电路的CPU，就其外部管脚而言，从8086的40脚到 80286的68脚，再到PII的242脚，管脚的逐步增加，也说明了集成度的增大。 但无论什么型号的CPU，其外部管脚信号线按功能可分为四类：地址总线、 数据总线、控制信号总线、电源线。其中地址总线(AB)、数据总线(DB)、控 制总线(CB)统称为CPU三总线。 地址总线是从CPU发送出去，用来传递地址信息。地址总线的位数决定了 CPU可以直接寻址的内部存储器地址空间的大小，它是单向的。 数据总线的位数是微处理器的一个重要指标，数据总线的位数越大，就意 味着CPU在单位时间内一次传递的数据就越多，数据处理速度就快。 控制总线是用来传递控制信号的，一部分是CPU向外发送给存储器、I/O 接口电路的控制信号，如读、写命令信号，中断响应信号、地址锁存信号等 ；另一部分是外部接口电路给CPU传来的控制信号，如外设准备就绪信号、 中断请求信号等。 三总线的逻辑关系一般是：CPU在工作过程中，先有地址信号，然后在控 制信号的作用下，通过数据总线传递数据，三者是并行的。 8088读演示
微机第三版教材习题参考答案 马维华
第二章作业2-2简述微处理器的工作方式、各工作方式的含义和区别是什么?它们之间是如何切换的？答：1.五种工作方式：实地址方式、保护虚地址方式、虚拟86方式、系统管理方式以及IA-32E方式。
2.含义：(1)实地址方式是指处理器工作在8086/8088编程环境下的工作方式，其最大地址空间为1MB。
(2)保护地址方式，又称保护虚地址方式，简称保护方式，是真正发挥处理器潜能的一种工作方式。
所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺利执行，能够寻址的地址空间为实际的物理地址空间即2m（m为处理器外部地址线的引脚条数）。
(3)虚拟86方式是指一个多任务的环境，即模拟多个8086的工作方式。
在这个方式之下，处理器被模拟成多个8086微处理器同时工作。
(4) 系统管理方式（SMM）是为实现特定功能及系统安全提供的一种工作方式，SMM的功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。
SMM最显著的应用就是电源管理。
以上四种方式是IA-32所有处理器所具有的工作方式。
(5)从后期的P4到以Core为核心的处理器开始支持64位扩展技术，引入了IA-32E工作方式。
在这种方式下，处理器支持两种模式即兼容的工作方式（兼容IA-32处理器的方式）和64位工作方式。
在兼容模式下，允许在64位操作系统下运行原来的16位和32位应用程序，可使用前缘REX访问64位数据，最大支持的32位地址空间，而在64位方式下，采用EM64T技术，支持64位操作，同时支持36位的地址（从Pentium Pro开始处理器的外部地址线就提供36条），支持64位线性地址，默认的地址空间为64位，默认的数据宽度为32位，指令允许32/64地址和32/64数据的混合使用，因此又把Core为核心的处理器称为32/64处理器，与真正64位处理器有区别，可称之为具有64位功能的32位处理器。
3.工作方式的相互转换如下图所示。
《微机原理与接口技术》 (张凡 盛珣华 戴胜华 著) 清华大学出版社 北方交通大学出版社 课后答案
第二章微处理器及其结构2-7 什么是逻辑地址? 什么是物理地址? 在实地址方式下,如何求存储器的物理地址? 设一个16字的数据区,它的起始地址为70A0H:DDF6(段基址:偏移地址).写出这个数据区的首字单元和末字单元的物理地址.解:1). 实模式下,逻辑地址由段基址和偏移地址组成.物理地址是真正的存储单元的地址.2). 物理地址=段基址*16 + 偏移地址3). 首字单元地址:70A0H*16 +DDF6H = 70A00H + DDF6H = 7E7F6H末字单元地址:7E7F6H + (16-1)*2 = 7E7F6H + 1EH = 7E814H注意:相邻两个存储单元可构成一个字长为16位的字,在对准字时,用偶地址表示字的地址.1EH1CH 2H20H16H14H18H4H1AH10H0H12HEHCH8HAH6H第三章指令系统3-6 分别指出下列指令中源操作数和目标操作数的寻址方式. 若是存储器寻址,用表达式表示EA=?（1）AND AX, 00FFH（2）ADD BX, [00FFH]（3）MOV AX, [BX+10H]（4）ADD AX, [ESI*8]（5）SUB [BP][SI], AX（6）MOV AX, [BX+DI+20H]（7）CMP [SI], AX（8）OR AX, DX（9）MOV EAX, [ESI][EDI*2]（10）PUSH DS解:（1）立即数寻址（2）直接寻址EA=00FFH（3）基址寻址EA=(BX)+10（4）比例间址EA=ESI*8（5）基址加间址寻址EA=(BP)+(SI)（6）带位移的基址加间址寻址EA=(BX)+(DI)+20H（7）间址寻址EA=(SI)（8）寄存器寻址（9）基址加比例间址寻址EA=(ESI)+(EDI)*2（10）寄存器寻址注意:◆16位寻址: BX和BP作为基址寄存器.BX以DS作为默认段寄存器,BP以SS为默认段寄存器.SI和DI作为间址寄存器. 默认DS为段寄存器◆32位寻址: 8个32位通用寄存器均可作为基址寄存器,其中ESP,EBP以SS为默认段寄存器,其余均以DS为默认段寄存器.除ESP外的其它7个寄存器均可作间址寄存器,EBP默认SS作段基址寄存器,其它以DS作段基址寄存器3-7 32位微机工作在实地址模式下, 已知(DS) = 1000和(SS) = 2000H, (SI) =007FH, (BX) = 0040H, (BP) = 0016H, 变量TABLE的偏移地址为0100H. 指出下列指令中源操作数的寻址方式,求它的有效地址(EA)和物理地址(PA).（1）MOV AX, [1234H]（2）MOV AX, TABLE（3）MOV AX, [BX+100H]（4）MOV AX, TABLE[BP][SI]解:（1）直接寻址EA=1234H PA=(DS)*16 + EA = 11234H（2）直接寻址EA=（TABLE）=0100H PA=（DS）*16+EA=10100H（3）基址寻址EA=（BX）+100H=0140H PA=（DS）*16+EA=10140H（4）带位移的基址加间址寻址EA=(BP)+(SI)+TABLE=0195H PA=(SS)*16+EA=20195H注意: 当基址寄存器和间址寄存器默认的段寄存器不同时,一般规定,由基址寄存器来决定默认的段寄存器为段基址寄存器. 这里BP为基址寄存器,所以默认SS为段基址寄存器.3-8 指出下列指令的错误,并加以改正.（1）MOV DS, 100（2）MOV 1020H, DX（3）SUB [1000H], [SI]（4）PUSH AL（5）IN AL, [80H]（6）MOV DS, ES（7）JMP BX（8）SHR DX, 4（9）OUT 380H, AX（10）ADD AL, BX（11）POP CS（12）MOV CL, 3300H解:（1）立即数不能直接传送到段寄存器中去应改为: MOV AX, 100MOV DS, AX（2）立即数只能出现在源操作数位置应改为: MOV DX,1020H（3）源操作数和目标操作数不能同时为寄存器寻址应改为: MOV AX, [1000H]SUB AX, [SI]（4）PUSH指令不能操作8位数据应改为: PUSH AX（5）[80H ]不是端口IN AL ,80H应改为: IN AL, 80H（6）两个段寄存器之间不能直接传送应改为: MOV AX, ESMOV DS,AX（7）对（8）移位次数超过1的时候，要把移位次数放入CL中应改为: MOV CL, 4SHR DX, CL（9）端口地址大于255时，要把地址放入DX中应改为: MOV DX, 380HOUT DX, AX（10）源操作数和目标操作数不匹配应改为: ADD AX, BX（11）POP指令只能使用在存储器或通用寄存器可改为: POP AX（12）源操作数和目标操作数不匹配应改为: MOV CX, 3300H3-9 已知: (DS) = 091DH, (SS) = 1E4AH, (AX) = 1234H, (BX) = 0024H, (CX) = 5678H, (BP) = 0024H, (SI) = 0012H, (DI) = 0032H, [09226H] = 00F6H, [09228H] = 1E40H, [1E4F6H] = 091DH. 试求下列各指令单独执行后的结果.（1）MOV CL, 20H[BX][SI] ; (CL) = ?（2）MOV [BP][DI], CX ; [IE4F6H] = ?（3）LEA BX, 20H[BX][SI] : (BX) = ?MOV AX, 2[BX] : (AX) = ?（4）LDS SI, [BX][DI]MOV [SI], BX ; (SI]) = ?（5）XCHG CX, 32H[BX] ; (AX) = ?XCHG 20[BX][SI], AX ; [09226H] = ?解:（1）(CL) = 00F6H（2）[IE4F6H] = 5678H（3）(BX) = 0056H(AX) = 1E40H（4）(SI)= 0024H（5）(AX) = 5678H[09226H] = 1234H3-10 已知(AL) = 0C4H, DATA单元中内容为5AH, 写出下列每条指令单独执行后的结果（ODITSZAPC：0---xxux0）（1）AND AL, DATA（2）OR AL, DATA（3）XOR AL, DATA（4）NOT DATA（5）AND AL, 0FH（6）OR AL, 1H（7）XOR AL, 0FFH（8）TEST AL, 80H解:（1）(AL)= 40H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（2）(AL)= DEH CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（3）(AL)= 9EH CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义（4）(AL)= A5H 不影响任何标志位（5）(AL)= 04H CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（6）(AL)= C5H CF=0,OF=0,SF=1,ZF=0,PF=1,AF无定义（7）(AL)= 3BH CF=0,OF=0,SF=0,ZF=0,PF=0,AF无定义（8）(AL)不变=0C4H CF=0,OF=0,SF=1,ZF=0,PF=0,AF无定义3-12 (AL)=8EH,(BL)=72H，执行以下指令后，标志位OF、SF、ZF、AF、PF和CF的值是什么？（1）ADD AL,BL（2）AND BL,AL（3）CMP AL,BL（4）SHL AL,1解：（1）OF=0,SF=0,ZF=1,AF=1,PF=1,CF=1（2）OF=0,SF=0,ZF=0,AF=（未定义）,PF=0,CF=0（3）OF=1,SF=0,ZF=0,AF=0,PF=0,CF=0（4）OF=1,SF=0,ZF=0,AF=（未定义）,PF=0,CF=13-15 试用CMP指令和无条件指令实现以下判断（1）AX和CX中的内容均为无符号数①（AX）>（CX）则转至BIGGER标号执行②（AX）<（CX）则转至LESS标号执行（2）BX和DX中的内容均为有符号数①（BX）>（DX）则转至BIGGER标号执行②（BX）<（DX）则转至LESS标号执行解：（1）CMP AX,CXJA BIGGERJB LESS（2）CMP BX,DXJG BIGGERJL LESS第四章汇编语言程序设计4-9 试用伪指令编写一数据段与下面程序等效。
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
微机原理与接口技术第二章讲解
? 负责与内存或列复位，从
指定的新地址取指令，并立即传给执行单元执行。
25
结论
? 指令预取队列的存在使EU 和BIU 两个部分可同时进 行工作，从而：
? 提高了CPU 的效率； ? 降低了对存储器存取速度的要求
16
READY信号
外部同步控制输入信号，高电平有效。
17
中断请求和响应信号
? INTR：可屏蔽中断请求输入端 ? NMI ： 非屏蔽中断请求输入端 ? INTA：中断响应输出端
18
总线保持信号
? HOLD ：总线保持请求信号输入端。当 CPU 以外的其他设备要求占用总线时， 通过该引脚向 CPU 发出请求。
? 程序：
? 具有一定功能的指令的有序集合
? 指令：
? 由人向计算机发出的、能够为计算机所识别的命令。
5
3. 指令执行的一般过程
取指令
指令译码
读取操作数
执行指令
存放结果
取指部件，分析部件，执行部件
6
4. 顺序执行和并行流水线
? 顺序执行方式：（ 8088/8086 之前的芯片）
? 各功能部件交替工作，按顺序完成指令的执行过 程。
29
数据寄存器
? 8088/8086 含4个16位数据寄存器，它们又 可分为 8个8位寄存器，即：
? AX ? BX ? CX ? DX
AH，AL BH，BL CH ，CL DH ，DL
30
数据寄存器特有的习惯用法
? AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于 AX中；
? 另外，BIU 中的地址加法器用来产生20 位的物理 地址。见P44 文字叙述和图2-7 说明。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
§2.1 中央处理器结构
主要内容:
中央处理器的发展过程 8086/8088 CPU
80486 CPU
Pentium CPU Itanium处理器
4
一、中央处理器的发展过程
中央处理器（Central Processing Unit，CPU）由 控制器、运算器等组成，采用大规模集成电路工艺制成 芯片，又称微处理器芯片。控制器负责从存储器中取出 指令，并对指令进行译码，主要由指令寄存器、译码器 、程序计数器、操作控制器等组成。运算器又称算术逻 辑单元（Arithmetic Logic Unit，ALU），它是计算机 对数据进行加工处理的部件，包括算术运算（加、减、 乘、除等）和逻辑运算（与、或、非、异或、比较等） 。
9
图2-1
8086/8088CPU内部功能结构图
10
具体来看，总线接口部件（BIU）完成取指令送指令 队列、配合执行部件的动作，从内存单元或I/O端口取操 作数，或者将操作结果送内存单元或者I/O端口。BIU由 段寄存器（DS、CS、ES、SS）、16位指令指针寄存器IP （指向下一条要取出的指令代码）、20位地址加法器 （用来产生20位地址）和6字节（8088为4字节）指令队 列缓冲器组成。
D0
CF
图2-3
80486标志寄存器
C标志（进位/借位标志） S标志（符号标志） P标志（奇偶标志） 方向标志DF 陷阱标志TF 任务嵌套标志NT 虚拟标志VM
11
三、80486 CPU
80486微处理器由7大部分组成，包括总线接口部 分、指令预取部分、译码部分、控制部分、运算部分、 存储器管理部分和高速缓冲存储器，如下图所示。
12
1、运算部分
定点运算部件：进行定点运算时需要算术逻辑运算单元（ALU）、 移位器和寄存器组。 浮点运算部件：进行浮点运算时需要浮点运算单元（FPU）和浮 点寄存器组。 2、存储管理部分
17
（3）指令指针寄存器 包括指令指针寄存器IP和扩展的指令指针寄存器EIP，用于 存放指令代码的偏移量。
（4）标志寄存器 EFLAGS是32位的寄存器，主要用于控制微处理器操作以及 当前指令执行后的状态。标志寄存器含有两类标志，即状态标 志和控制状态。
18
D31
AC VM RF NT IO PL OF DF IF TF SF ZF AF PF
8086CPU具有16位内部总线和16位数据总线。从功能 上来看，8086/8088CPU可分为两部分，即总线接口部件 （Bus Interface Unit，BIU）和执行部件（Execution Unit，EU）。总线接口部件（BIU）负责与存储器及I/O接 口之间的数据传送操作。EU（执行部件）负责指令的执行， 包括ALU（算术逻辑单元）、通用寄存器组和标志寄存器 等，主要进行8位及16位的各种运算。
6
1、发展速度 CPU是计算机中最重要的一个部分，发展非常迅速， 个人计算机从8088（XT）发展到现在的多核CPU时代， 只经过了不到四十年的时间。 2、生产技术 最初的8088集成了29000个晶体管，而PentiumⅢ 的集成度超过了2810万个晶体管；CPU的运行速度， 以MIPS（百万条指令每秒）为单位，8088是0.75MIPS， 到高能奔腾时已超过了1000MIPS。
5
1971年，英特尔公司推出了世界上第一款微处理 器4004，这是第一个可用于微型计算机的四位微处理 器，它包含2300个晶体管。此后的40多年中，针对处 理器的研究发展非常迅速。 直到2005年4月，英特尔的第一款双核处理器平台 包括采用英特尔955X高速芯片组、主频为3.2GHz的英 特尔奔腾处理器至尊版840，此款产品的问世标志着 一个新时代来临了。 在微处理器的发展历史中，具有典型代表的CPU是 16位8086 CPU、32位80486 CPU和Pentium CPU。
15
4、寄存器分类 80486的寄存器组可以分为4类，它们是基本结构寄 存器、系统级寄存器、浮点寄存器和调试测试寄存器。 应用程序只能访问基本结构寄存器和浮点寄存器，而系 统程序可访问所有的寄存器。
16
基本结构寄存器包括通用寄存器、段寄存器、指令指针寄 存器和标志寄存器。 （1）通用寄存器 是程序设计时可以使用的寄存器，共有8个，能进行8位、 16位和32位的运算。32位的通用寄存器包括EAX、EBX、ECX、 EDX、ESI、EDI、EBP、ESP，16位通用寄存器包括AX、BX、CX、 DX、SI、DI、BP、SP，8位通用寄存器包括AH、BH、CH、DH、 AL、BL、CL、DL。 （2）段寄存器 包括代码段寄存器CS、堆栈段寄存器SS以及数据段寄存器 DS、FS、GS和附加段寄存器ES。CS用来指示代码的地址空间， 其他寄存器用来指示数据区的地址空间。
第 2章
微处理器结构及基本原理
主要内容：
一、中央处理器结构
中央处理器的发展过程、 8086/8088 CPU、 80486 CPU、Pentium CPU、Itanium处理器
二、80486的工作模式
实地址模式、保护虚地址模式、 虚拟8086模钟信号、当前 微处理器所使用的先进技术
分段部件：管理逻辑地址空间，并把逻辑地址转换为线性地址。 分页部件：将线性地址转换为物理部件。
14
3、指令预取部件 包含了两个16字节的队列寄存器。指令预取部件 与cache之间有一条单向的128位宽度的通道，因此，每 次从cache中最多可取16字节的信息。指令预取部件也 有一条指向指令译码器的24位宽度的指令代码流的通路。 指令译码器对指令的操作码进行翻译，并把翻译后的结 果通过指令总线送给控制部件。
7
3、内部结构
分为控制单元、逻辑单元和存储单元三大部分， 这三个部分相互协调，对命令和数据进行分析、判断、 运算并控制计算机各部分协调工作。 4、微处理器 CPU按照其处理信息的字长可以分为：4位微处理 器、8位微处理器、16位微处理器、32位微处理器以 及64位微处理器。
8
二、8086/8088 CPU