简易数字频率计
4.2.3简易数字频率计电路设计数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。
因此，数字频率计是一种应用很广泛的仪器。
一、设计目的1. 了解数字频率计测量频率与测量周期的基本原理；2. 熟练掌握数字频率计的设计与调试方法及减小测量误差的方法。
二、设计任务与要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1.测量范围：1HZ—9.999KHZ，闸门时间1s；10 HZ—99.99KHZ，闸门时间0.1s；100 HZ—999.9KHZ，闸门时间10ms；1 KHZ—9999KHZ，闸门时间1ms；2.显示方式：四位十进制数3. 当被测信号的频率超出测量范围时,报警.三、数字频率计基本原理及电路设计所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数．若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 fx=N/T 。
因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。
可见数字频率计主要由放大整形电路、闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成，总体结构如图4-2-6：图4-2-6数字频率计原理图从原理图可知，被测信号Vx经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率fx相同。
时基电路提供标准时间基准信号Ⅱ，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。
可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确.逻辑控制电路的作用有两个：一是产生锁存脉冲Ⅳ，使显示器上的数字稳定；二是产生清“0”脉冲Ⅴ，使计数器每次测量从零开始计数。
1.放大整形电路放大整形电路可以采用晶体管 3DGl00和74LS00，其中3DGl00组成放大器将输入频率为fx的周期信号如正弦波、三角波等进行放大。
与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。
2.时基电路时基电路的作用是产生标准的时间信号，可以由555组成的振荡器产生，若时间精度要求较高时，可采用晶体振荡器。
由555定时器构成的时基电路包括脉冲产生电路和分频电路两部分。
（1）555多谐振荡电路产生时基脉冲采用555产生1000HZ振荡脉冲的参考电路如图4-2-7所示。
电阻参数可以由振荡频率计算公式f=1.43/((R1+2R2)*C)求得。
（2）分频电路由于本设计中需要1s、0.1s、10ms、1ms四个闸门时间，555振荡器产生1000HZ，周期为1ms的脉冲信号，需经分频才能得到其他三个周期的闸门信号，可采用74LS90分别经过一级、二级、三级10分频得到。
图4-2-7 555多谐振荡电路3. 逻辑控制电路在时基信号II结束时产生的负跳变用来产生锁存信号Ⅳ，锁存信号Ⅳ的负跳变又用来产生清“0”信号V。
脉冲信号Ⅳ和V可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。
触发脉冲从B端输入时，在触发脉冲的负跳变作用下，输出端Q可获得一正脉冲, Q非端可获得一负脉冲，其波形关系正好满足Ⅳ和V的要求。
手动复位开关S按下时，计数器清“ 0 ”。
参考电路如图4-2-8图4-2-8数字频率计逻辑控制电路4.锁存器锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存，使显示器上能稳定地显示此时计数器的值．闸门时间结束时，逻辑控制电路发出锁存信号Ⅳ，将此时计数器的值送译码显示器。
选用8D锁存器74LS273可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。
从而将计数器的输出值送到锁存器的输出端。
正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn 不变．所以在计数期间内，计数器的输出不会送到译码显示器．5.报警电路本设计要求用4位数字显示，最高显示为9999。
超过9999就要求报警，即当千位达到9（即1001）时，如果百位上再来一个时钟脉冲（即进位脉冲），就可以利用此来控制蜂鸣器报警。
电路如图4-2-9：图4-2-9 数字频率计报警电路四、调试要点1.通电准备打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下电路板上的集成块，然后接通电源，用万用表检查板上的各点电源电压值，之后再关掉电源，插上集成块。
2.单元电路检测接通电源后，用双踪示波器 ( 输人耦合方式置 DC 档 ) 观察时基电路的输出波形，看其是否满足设计要求，若不符合，则调整R1和R2。
然后改变示波器的扫描速率旋钮，观察 74LSl23 的第13 脚和第10 脚的波形是否为锁存脉冲Ⅳ和清零脉冲 V 的波形。
将 4 片计数器 74LS90 的第 2 脚全部接低电平，锁存器 74LS273 的第11 脚都接时钟脉冲，在个位计数器的第 14 脚加入计数脉冲，检查 4 位锁存、译码、显示器的工作是否正常。
3.系统连调在放大电路输入端加入Vpp=1v ，f=1kHz 的正弦信号，用示波器观察放大电路和整形电路的输出波形，应为与被测信号同频率的脉冲波，显示器上的读数应为1000Hz 。
五、总结报告1.总结数字频率计设计、安装与调试过程。
2.分析安装与调试中发现的问题及故障排除的方法。
3.分析减小测量误差的方法。
简易数字频率计开题报告默认分类2009-11-23 20:01:37 阅读998 评论3 字号：大中小简易数字频率计设计在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
若配以适当的传感器还可以对许多物理量进行测量，它被广泛应用与航天、电子、测控等领域。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。
1 设计任务和要求数字频率计用于（方波、正弦波或其他脉冲信号）的频率，用十进制数字显示，具有精度高，测量迅速，读数方便等特点。
基于数字频率计的应用也十分广泛，可用于电机测速、航天、电子、测控等领域。
本设计的任务：1.1 输入信号的频率为10Hz～99.99Hz。
1.2 输入信号的幅度为10mV。
1.3 采用数码管显示结果，精确到1Hz。
1.4 采用外部5V直流电源供电。
2 总体方案设计所谓频率就是指周期信号在单位时间（1秒）内变化的次数。
若在一定时间T内测得这个周期性信号的变化次数N，则其频率可表示为f=N/T。
2.1 将被测信号经过脉冲整形电路使其形成便于测量的矩形波。
如正弦波、三角波或者其他呈周期性变化的波形变换成脉冲波（其周期不变）。
然后送入闸门电路。
进行计数。
2.2 设计合理的门控电路，对被测频率进行控制。
使单位时间内计数器记数。
2.3 在计数器端加入锁存器。
锁存器的作用是将计数器在1s结束时的计数值进行锁存，使显示器上获得稳定的测量值。
因为计数器在1s内要计成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。
2.4 显示电路采用静态显示方法，由于静态显示易于制作和调试，原理也较简单，所需元易于购买。
2.5 电路时钟是整个电路的关键，他是整个电路有效工作的核心，负责电路的锁存和清零。
其基本思路是：产生一个矩形脉冲，使其高电平为一秒，用于控制闸门的开关。
同时经过合理路径对锁存器进行锁存。
锁存以后才能对计数器进行清零，锁存和清零间隔要充分小，否则就影响电路的计数准确度。
另外时钟实现方法很多，本电路采用晶振电路，以求得高精度的时钟需求。
目录1 原理电路的设计.......................................................... ..41.1设计方案的选择 (6)1.2单元电路的设计和元器件的选择 (9)（1）放大整形电路 (9)（2）时基电路.......................................................... . (10)（3）逻辑控制电路 (11)（4）分频电路 (12)（5）计数电路 (13)（6）锁存显示电路 (14)1.3完整电路图及其工作原理 (15)2 仿真结果及分析 (16)2.1 单元电路的仿真及分析 (16)（1）放大整形电路 (16)（2）时基及逻辑控制电路 (17)（3）计数锁存及显示电路 (18)2.2 整体电路仿真及分析 (18)3性能测试.......................................................... .. (19)3.1 电路调试 (19)3.2 性能测试.......................................................... .. (19)4收获、体会和建议 (20)。
电子电路课程设计电子教案 7.1.5简易数字式频率计数器教案
电子电路课程设计课程教案
P91 （1）整体功能要求
频率计数器（简称频率计）主要用于测量正弦波、脉冲波、三角波和其他周期信号的频率。
其扩展功能是可以测量信号的周期和脉冲宽度。
采用数字显示技术（如LED、LCD等）显示测量结果。
为了突出数字电路的应用，本课题被测量信号仅限于TTL脉冲波。
（2）系统结构
数字频率计的整体结构要求如图7-19所示。
外部“被测信号”送入“测量电路”进行处理和测量，“挡位转换”可以用于选择测试项目，包括频率、周期或脉宽，也可以进一步选择测量频率挡位。
（3）技术指标
①被测信号波形：正弦波、三角波和矩形波。
②测量频率范围：分三挡：
1Hz～999Hz；
0.01kHz～9.99kHz；
0.1kHz～99.9kHz。
③测量周期范围：1ms～1s。
④测量脉宽范围：1ms～1s。
⑤测量精度：显示3位有效数字（要求分析1Hz、1kHz和999kHz的测量误差）。
⑥输入阻抗：大于100kΩ。
（4）扩展技术指标
①要求测量频率时，1Hz～99.9kHz的精度均为1%。
②测量占空比。
测量精度：1%分辨率。
测量范围：1%～99%
（5）设计条件
①电源：直流稳压电源提供+5V电压。
②可供选择的元器件见表7-10。
填表说明：1 每项页面大小可自行添减。
2 课次为授课次序，填1、2、3等。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
简易频率计实验报告
实验二简易数字频率计实验目的：（1）学会各种简易数字频率计的设计方法（2）学会VHDL的多进程及多层次设计方法实验原理：设计一个四位数字频率计，此频率计共分四档。
一档：0~9999Hz二档：10~99.99kHz三档：100~999.9kHz四档：1~10MHz分频器模块FEN通过对1Hz的时钟的分频得到0.5Hz的时钟信号。
测频模块FTEST,是整个程序的核心，此模块完成在1s的时间内对被测信号计数的功能，并通过输出数据实现自动换挡的功能。
LOCK模块用来锁存数据。
实验内容：在MAX+plusII中用VHDL语言输入FEN2 、MUX21、CD源程序，保存名字与实体名一致，后缀为vhd,选择目标器件为EP1K30TC144-3，然后进行编译、仿真。
参考程序：1、FEN通过对1Hz的时钟的分频得到0.5Hz的时钟信号。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY fen ISPORT(clk:IN STD_LOGIC;q:OUT STD_LOGIC);END fen;ARCHITECTURE fen_arc OF fen ISBEGINPROCESS(clk)VARIABLE x:STD_LOGIC;BEGINIF clk'EVENT AND clk='1'THENx:=NOT x;END IF;q<=x;END PROCESS;END fen_arc;波形仿真图：2、FTSET此模块完成在1s的时间内对被测信号计数的功能，并通过输出数据实现自动换挡的功能。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ftest ISPORT(clr,Fx,door:IN STD_LOGIC;alm:OUT STD_LOGIC;q3,q2,q1,q0,dang:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ftest;ARCHITECTURE CORN_ARC OF ftest ISBEGINPROCESS(door,Fx)VARIABLE c0,c1,c2,c3,c4,c5,c6 :STD_LOGIC_VECTOR(3 DOWNTO 0);VARIABLE x:STD_LOGIC;BEGINIF Fx'EVENT AND Fx='1'THENIF door='1'THENIF c0<"1001"THENc0:=c0+1;ELSEc0:="0000";IF c1<"1001"THENc1:=c1+1;ELSEc1:="0000";IF c2<"1001"THENc2:=c2+1;ELSEc2:="0000";IF c3<"1001"THENc3:=c3+1;ELSEc3:="0000";c4:=c4+1;ELSEc4:="0000";IF c5<"1001"THEN c5:=c5+1;ELSEc5:="0000"; IF c6<"1001"THEN c6:=c6+1;ELSEc6:="0000";alm<='1';END IF;END IF;END IF;END IF;END IF;END IF;END IF;ELSEIF clr='0'THENalm<='0';END IF;c6:="0000";c5:="0000";c4:="0000";c3:="0000";c2:="0000";c1:="0000";c0:="0000";END IF;IF c6/="0000"THENq3<=c6;q2<=c5;q1<=c4;q0<=c3;dang<="0100";ELSIF c5/="0000"THEN q3<=c5;q2<=c4;q1<=c3;q0<=c2;dang<="0011";q3<=c4;q2<=c3;q1<=c2;q0<=c1;dang<="0010";ELSEq3<=c3;q2<=c2;q1<=c1;q0<=c0;dang<="0001";END IF;END IF;END PROCESS;END CORN_ARC;波形仿真图：3、LOCK模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LOCK ISPORT(A0,A1,A2,A3,A4:IN STD_LOGIC_VECTOR(3 DOWNTO 0);q0,q1,q2,q3,q4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);clk:IN STD_LOGIC);END LOCK;ARCHITECTURE ART OF LOCK ISBEGINPROCESS(clk)BEGINIF(clk'EVENT AND clk='1')THEN q0<=A0;q1<=A1;q2<=A2;q3<=A3;q4<=A4;END IF;END PROCESS;END ART;波形仿真图：顶层仿真波形：实验结果：实现了四位数字频率计的设计。
EDA课程设计_简易数字频率计设计
目录1 引言 . ...........................................................................................................................1 2 简易数字频率计设计原理 . (2)2.1基本原理 . (2)2.2原理框图 . .......................................................................................................... 2 3 各模块程序及仿真 . (4)3.1测频控制发生器ctr 模块的设计 (4)3.2待测信号计数器counter 模块的设计 . ............................................................ 4 3.3锁存器regist 模块的设计 . ............................................................................... 5 3.4顶层模块的设计 . .............................................................................................. 6 3.5 引脚锁定 . ......................................................................................................... 7 4 心得体会 . ................................................................................................................... 9 参考文献 . ..................................................................................................................... 10 附录 . (11)1 引言EDA 技术是以硬件语言为主要的描述方式，以EDA 软件为主要的设计软件，以大规模课编程逻辑器件为载体的数字电路的设计过程。
基于单片机简易数字频率计
基于单片机简易数字频率计基于单片机的简易数字频率计概述：数字频率计是一种用于测量信号频率的仪器，它能够将输入的模拟信号转换为数字信号，并通过单片机进行处理和显示。
本文将介绍基于单片机的简易数字频率计的原理和实现方法。
一、原理介绍数字频率计的原理基于信号的频率与周期的倒数之间的关系。
当输入信号的频率较高时，直接测量周期较为困难，因此常采用测量信号的脉宽来间接推算频率。
本文所介绍的简易数字频率计就是基于这一原理。
二、硬件设计1. 信号输入：将待测信号接入单片机的GPIO口，通过外部电路对信号进行电平转换和滤波处理，确保输入信号稳定且符合单片机的输入电压范围。
2. 定时器：单片机内部的定时器用于测量输入信号的脉宽。
通过配置定时器的计数器和预分频器，可以实现不同精度的测量。
一般情况下，选择合适的计数器和预分频器，使得定时器的溢出周期与待测信号的周期相当，以提高测量的准确性。
3. 显示模块：通过数码管或LCD显示模块，将测量到的脉宽转换为频率值并进行显示。
可以根据需要选择合适的显示方式和显示精度。
三、软件设计1. IO口配置：在单片机的软件中，需要配置GPIO口的输入和输出模式，以及中断触发条件等。
通过配置正确的IO口，可以实现对信号输入和输出的控制。
2. 定时器配置：配置定时器的计数器和预分频器，并设置中断触发条件。
在定时器中断服务函数中，可以对计数器的值进行读取和处理。
3. 测量算法：在定时器中断服务函数中，可以根据测量到的脉宽值计算出信号的频率。
具体的计算方法有多种，例如可以通过测量多个周期的脉宽平均值来提高测量的准确性。
4. 显示控制：将计算得到的频率值转换为合适的显示格式，并通过显示模块进行显示。
可以根据需要选择合适的显示精度和显示方式。
四、实现方法基于以上原理和设计，可以通过以下步骤来实现简易数字频率计：1. 硬件连接：将待测信号接入单片机的GPIO口，并通过外部电路进行电平转换和滤波处理。
2. 软件编程：根据单片机的型号和开发环境，编写相应的软件程序。
简易数字频率计
简易数字频率计引言数字频率计是一种用来测量信号频率的仪器。
在电子工程、通信工程和音频工程等领域中都有广泛的应用。
本文将介绍一个简易的数字频率计，它基于微控制器和计数器电路，能够精准地测量输入信号的频率。
设计原理该简易数字频率计的设计原理主要包括三个部分：输入电路、计数器电路和显示电路。
输入电路输入电路用于接收待测量的信号，并将其转换为微控制器可以处理的数字信号。
一般使用一个信号放大器将输入信号放大，并通过一个阻抗匹配电路将信号阻抗与测量电路相匹配。
计数器电路计数器电路是本频率计的核心部分。
它通过计数器器件来测量输入信号的周期时间，并计算出频率值。
常见的计数器器件有74HCxx系列、CD40xx系列等。
在该设计中，我们选择了74HC160 4位可编程同步二进制计数器。
显示电路显示电路用于将测量得到的频率值以可读性良好的方式展示出来。
一般使用数码管进行数字显示。
本设计中使用了共阴极的4位7段数码管，通过串口通信将测量到的频率值发送给数码管进行显示。
硬件设计硬件设计主要包括信号放大电路、计数器电路和显示电路。
信号放大电路设计信号放大电路使用了一个运放进行信号放大，具体的放大倍数可以根据实际需求进行调整。
为了防止输入信号的干扰，还可以添加一个低通滤波器来滤除高频噪声。
计数器电路设计74HC160计数器电路的设计如下： - 连接74HC160的CLK 引脚到信号输入引脚，即可通过输入信号的上升沿触发计数器的计数。
- 使用74HC160的O0～O3输出引脚接到后续的显码驱动电路。
显示电路设计数码管的控制可以使用74HC595移位寄存器进行。
通过接口电路和微控制器进行通信，将测量到的频率值发送给74HC595，然后74HC595控制数码管进行数字显示。
软件设计软件设计主要包括信号处理和数据显示。
信号处理软件部分主要是通过计数器来测量输入信号的周期时间并计算出频率值。
通过编写的程序，将计数器的数值传输给微控制器，并进行运算得到频率值。
简易数字频率计
频率计算：通过测量信号的周期或 频率，计算出数字频率值
添加标题
添加标题
添加标题
添加标题
信号处理：通过数字滤波器对采集 到的信号进行滤波，以消除噪声和 干扰
数据输出：将计算出的频率值通过 串口或其他方式输出到计算机或其 他设备
计数器和计时器的编程实现
使用计时器对计数器进行计 时，计算信号的周期
将计数器和计时器的结果通 过软件进行显示和控制
能源监测：简易数字频率计可实现对新能源发电设备的实时监测，提高能源利用效率。 环保监测：简易数字频率计可用于监测环保设备的运行状态，确保污染物排放达标。 智能电网：简易数字频率计可应用于智能电网中，实现电网的智能化管理和优化。 节能减排：简易数字频率计可帮助企业实现节能减排，降低生产成本。
简易数字频率计的技术挑战和发展方向
分析仪等。
科学实验领域： 用于各种与频率 相关的实验，如 电磁波的发射与 接收、无线电通
信等。
工业生产领域： 用于生产过程中 的各种频率测量 和控制，如电机 转速的测量和控 制、生产线上各 种设备的状态监
测等。
简易数字频率计在生物医学工程领域的应用
监测生理信号：简易数字频率计可 以用于监测人体的心电图、脑电图 等生理信号，辅助医生进行疾病诊 断和治疗。
添加标题
添加标题
添加标题
添加标题
频谱分析：对信号进行频谱分析， 了解信号的成分和特性
音频处理：用于音频信号的频率测 量和处理，如音频压缩、降噪等
简易数字频率计在通信和电子测量领域的应用
通信领域：用于 信号频率的测量， 如调频信号、调
相信号等。
电子测量领域： 用于测量电子设 备的频率特性， 如示波器、频谱
界面优化：根据实际需求对显示和控制界面进行优化，提高用户体验和操作便捷性
简易数字频率计(数字电路课程设计)
数字电路课程设计报告1)设计题目简易数字频率计2)设计任务和要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1)测量范围：1H Z—9.999K H Z，闸门时间1s；10 H Z—99.99K H Z，闸门时间0.1s；100 H Z—999.9K H Z，闸门时间10ms；1 K H Z—9999K H Z，闸门时间1ms；2)显示方式：四位十进制数3)当被测信号的频率超出测量范围时,报警.3)原理电路和程序设计：（1）整体电路数显式频率计电路（2）单元电路设计；（a）时基电路信号号(b)放大逻辑电路信号通信号(c)计数、译码、驱动电路号（3）说明电路工作原理;四位数字式频率计是由一个CD4017（包含一个计数器和一个译码器）组成逻辑电路，一个555组成时基电路，一个9014形成放大电路，四个CD40110（在图中是由四个74LS48、四个74LS194、四个74LS90组成）及数码管组成。
两个CD40110串联成一个四位数的十进制计数器，与非门U1A、U1B构成计数脉冲输入电路。
当被测信号从U1A输入，经过U1A、U1B两级反相和整形后加至计数器U13的CP+，通过计数器的运算转换，将输入脉冲数转换为相应的数码显示笔段，通过数码管显示出来，范围是1—9。
当输入第十个脉冲，就通过CO输入下一个CD40110的CP+，所以此四位计数器范围为1—9999。
其中U1A与非门是一个能够控制信号是否输入的计数电路闸门，当一个输入端输入的时基信号为高电平的时候，闸门打开，信号能够通过；否则不能通过。
时基电路555与R2、R3，R4、C3组成低频多谐振荡器，产生1HZ的秒时基脉冲，作为闸门控制信号。
计数公式：]3)2243[(443.1CRRRf++=来确定。
与非门U2A与CD4017组成门控电路，在测量时，当时基电路输出第一个时基脉冲并通过U2A反相后加至CD4017的CP，CD4017的2脚输出高电平从而使得闸门打开。
简单数字频率计1
《电工与电子技术基础》课程设计报告题目简易数字频率学院（部汽车学院专业汽车运用工程班级22021002学生姓名苏奋学号22021002186 月5 日至 6 月12 日共1 周指导教师（签字）一、课题名称与技术要求<1>名称：简单数字频率计摘要数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器。
它的基本功能是测量正弦信号、方波信号、三角波信号以及其他各种单位时间内变化的物理量。
本设计中使用的是直接测频法，即用计数器在计算1s内输入信号周期的个数；并使用了模拟软件Multisim进行仿真。
应用石英晶体振荡器构成稳定的多谐振荡器，并用74LS160和74LS161进行分频得到时基信号。
时基信号作为闸门信号来控制计数器74LS160工作，进行计数，通过译码显示电路在数码显示管上显示最终结果。
并且，时基信号还要通过555构成的单稳态触发器产生锁存信号和清零信号，锁存信号使输出稳定，清零信号清空计数器，为下次计数做准备。
当输入频率超过量程时，电路会自动报警。
关键字：直接测频法时基信号放大整形震荡分频计数锁存清零<2>主要技术指标和要求：1.被测信号的频率范围为100HZ～100KHZ2.输入信号为正弦信号或方波信号3.四位数码管显示所测频率，并用发光二极管表示单位4.具有超量程报警功能扩展1.被测信号的频率范围扩展到1HZ～999.9KHZ2.测量频率分为3档1HZ～9999HZ，10HZ～99.99KHZ，100HZ～999.9KHZ3.输入信号可为正弦信号、三角波信号和方波信号4.可测被测信号的周期第一章系统综述1.1总体思路对比与选择：一、总体思路：将输入信号进行放大整形之后，利用闸门信号（时基信号）对被测信号进行脉冲计数，然后通过译码显示电路进行读数。
二、实现方式：●直接计数式测频：将经过整形放大的待测信号，送入闸门信号中，在一个闸门信号周期错误！未找到引用源。
对待测信号进行计数，所得的计数值错误！未找到引用源。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。