触发器的特性方程及时序图
触发器的特性方程及时序图
注意:
1) CP脉冲的画法(高低电平脉宽一致);
2) 状态不定时高低电平都画上，中间斜线填
充;
3) 触发器的输出端为Q。
4) 触发器的初态题意未明确时，要用文字说明
设为0。
1、基本RS触发器(锁存器)
(1)特性方程
n，1n,Q,S，RQ,
, ,S，R,1(约束条件),
(2)时序图
例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q、的波形图。
Q解:将每个时段对应的R、S的波形高电平设为1低电
n，1n,Q,S，RQ,
,平设为0，代入特性方程 ,S，R,1(约束条件),
n+1计算出Q的值并还原成波形。
如在t1时刻R=1，
nn+1S=0，Q=0，通过特性方程计算可知Q=1，因此在t1时刻是高电平，同理画出结果如图所示。
注意，如果输入的波形信号使基本RS触发器处于
n+1不定态时，Q的波形可以是高电平也可以是低电平。
R
S
Q
Q
t1
2、RS触发器
(1)特性方程
n，1n,Q,S，RQ,
,
,SR,0(约束条件),
例2 同步RS触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q的波形图。
解:将每个时段对应的R、S的波形高电平设为1低电平设为0，代入特性方程n，1n,Q,S，RQ,
,
(当CP=1时有效) ,SR0(约束条件),,
n+1计算出Q的值并还原成波形。
对于同步RS触发器要注意在CP信号时有效时输入端的波形会影响输出端得输出状态，在CP信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。
如:
在t1,t2时刻CP=1，此时触发器处于工作状态此
nn+1时R=0，S=1，Q=0，通过特性方程计算可知Q=1高电平。
同理t2,t3时刻，触发器仍处于工作状态将输入
n+1信息和电路的原来状态带入公式计算得到Q=0低电平。
在t3,t4时刻CP=0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。
同理画出结果如图所示。
注意，如果在CP=1期间输入的波形信号使基本RS
n+1触发器处于不定态时，Q的波形可以是高电平也可以是低电平。
CP
R
S
Q
t1t2t3t4 例3 主从RS触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q的波形图。
解:
将每个有效时刻对应的R、S的波形高电平设为1低电平设为0，代入特性方程n，1n,Q,S，RQ,
, (CP下降沿到来时有效) ,SR,0(约束条件),
n+1计算出Q的值并还原成波形。
但在主从结构的触发器中电路发生变化的时间是某一个特定的时刻。
如:
在t1时刻主从RS触发器处于工作状态，R=1，S=0，nn+1Q=0，代入特性方程得Q=1高电平。
在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。
同理触发器下一次工作是在t2时刻，将信号量和
n+1原状态代如公式得Q=1。
依此类推画出结果如图所
示。
CP
S
R
Q
t1t2
3、JK触发器
(1)特性方程
n，1nn
Q,JQ，KQ
(2)时序图
例4 同步JK触发器，设初始状态为0，已知J、 K两个输入端，J、 K的波形图如图所示，画出输出Q的波形图。
解:
将每个时段对应的J、 K的波形高电平设为1低电平设为0，代入特性方程n，1nn (CP=1时有效) Q,JQ，KQ
n+1计算出Q的值并还原成波形。
如:
在t1,t2时刻CP=1，此时触发器处于工作状态此
nn+1时J=1，K=0，Q=0，通过特性方程计算可知Q=1高电平。
同理t2,t3时刻，触发器仍处于工作状态将输入
n信息和电路的原来状态J=0，K=0，Q=1带入公式计算
n+1=1得到Q高电平。
在t3,t4时刻CP=0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。
依此类推，画出结果如图所示。
CP
J
K
Q
t1t2t3t4 例5 主从JK触发器，设初始状态为0，已知J、 K两个输入端，J、 K的波形图如图所示，画出输出Q的波形图。
解:
将每个有效时刻对应的J、 K的波形高电平设为1低电平设为0，代入特性方程
n，1nn (CP下降沿到来时有效) Q,JQ，KQ
n+1计算出Q的值并还原成波形。
如:
在t1时此时触发器处于工作状态此时J=1，K=0，nn+1Q=0，通过特性方程计算可知Q=1高电平。
在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。
同理触发器下一次工作是在t2时刻，将信号量和
n+1原状态代如公式得Q=0。
依此类推，画出结果如图所示。
CP
J
K
Qt4,t1,t2t3, 例6 边沿JK触发器，设初始状态为0，已知J、 K两个输入端，J、 K的波形图如图，画出输出Q的波形图。
解:
将每个有效时刻对应的J、 K的波形高电平设为1低电平设为0，代入特性方程
n，1nn (CP下降沿有效) Q,JQ，KQ
n+1计算出Q的值并还原成波形。
如:
在t1时此时触发器处于工作状态此时J=0，K=0，nn+1=1，通过特性方程计算可知=1高电平。
在此时刻QQ
之后触发器不工作，触发器得状态保持不变，因此波形不变化。
同理触发器下一次工作是在t2时刻，将信号量和
n+1原状态代如公式得Q=0低电平。
依此类推，画出结果如图所示。
CP
J
K
Q
t4,t1,t2t3, 4、D触发器
(1)特性方程:
n，1
Q,D
(2)时序图
例7 同步D触发器，设初始状态为0，已知输入端D的波形图如图，画出输出Q的波形图。
解:
将每个时段对应的D的波形高电平设为1低电平设为0，代入特性方程
n，1 (当CP=1时有效) Q,D
n+1计算出Q的值并还原成波形。
如:
在t1,t2时刻CP=1，此时触发器处于工作状态此
n+1时D=0，通过特性方程计算可知Q=0低电平。
同理t2,t3时刻，触发器仍处于工作状态将输入
n+1信息和电路的原来状态带入公式计算得到Q=1高电平。
在t3,t4时刻CP=0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。
同理画出结果如图所示。
CP
D
Q
t1t2t3t4
例8 现设维持—阻塞D触发器的初始状态为0，已知输入端D信号的波形图如图所示，画出输出Q的波形图。
解:
由于是边沿触发器，因此触发器的触发翻转发生在时钟脉冲的触发沿(这里是上升沿)。
而且判断触发器次态的依据是时钟脉冲触发沿前一瞬间(这里是上升沿前一瞬间)输入端的状态。
根据D触发器的特性方程
n，1 (CP上升沿有效) Q,D
在t1时此时触发器处于工作状态此时D=1，通过
n+1特性方程计算可知Q=1高电平。
在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。
同理触发器下一次工作是在t2时刻，将信号量和
n+1原状态代如公式得Q=0低电平。
依此类推，画出结果如图所示。
CP
D
Q
,t4t5t1t2t3。
t触发器
1D
Q2
CP C1
C1
FF3
1D
Q3
C1
FF4 1D Q4
CP C1
FF5 1D Q5
CP C1
FF6
1D
Q6
C1
1 FF7
1J
Q7
C1
1K
1
FF8
1J
Q8
C1
1K
FF9
1J
Q9
FF10
1J
Q10
FF11
1 1J
Q11
FF12 1J
Q12
CP C1
CP C1
CP C1
CP C1
1K
1K
1K
1 1K
33
1 1J
Q11
CP C1
CP C1
CP C1
1K
1K
1K
FF12 1J
Q12
CP C1
1 1K
CP Q
9
Q10 Q11
Q12
36
37
38
已知状态图如图5.54所示，输入序列为 x = 11010010，设 初始状态为A，求状态和输出响应序列。 解： x 1 1 0 1 0 0 1 0 现态 A A A B C B B C 次态 A A B C B B C B 输出 0 0 0 0 1 0 0 1
CP =1 时
Qn Qn+1 Q
Qn+1
Qn
Q
a
b
Qn
Qn
c
d
R = Qn
S = Qn
CP 1
S ＝ Qn R ＝ Qn
若Qn=0，则Qn+1=1 若Qn=1，则Qn+1=0 归纳： 在CP ＝1期间， 下一个状态Qn+1是 原状态Qn的翻转!
6触发器
6.2.1 基本 RS 触发器 反馈
Q
反馈
Q
两个输出端
& a
RD
& b 两个输入端
SD
正是由于引入反馈，才使电路具有记忆功能 正是由于引入反馈，才使电路具有记忆功能 ! 引入反馈
输入R 输入 D=0, SD=1时 时 若原状态： 若原状态：Q = 0
Q
置“0”！ ！ 若原状态： 若原状态：Q = 1
Q
Q=1
Q=0
1 1
& a 0
RD
0 0 & b 0
Q
0 1
& a 0
RD
1 0 & b 1
Q
1 SD 1
1 SD 1
Q 输出仍保持： 输出仍保持： = 0 Q = 1
输出变为： 输出变为：Q = 0 Q = 1
输入R 输入 D=1, SD=0时 时 若原状态： 若原状态：Q = 0 Q = 1
Q
Q a c R CP b d
Q
Q R C
Q S
CP S 该电路的信息传送规律 该电路的信息传送规律 在今后的学习过程中， 在今后的学习过程中，将 多次使用。 会多次使用。
1
例：画出RS触发器的输出波形 。假设 的初始状 画出 触发器的输出波形 假设Q的初始状 态为 0。 。
Set CP R S Q
简化的功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
保持 保持 0 1
不确定
Qn+1 ---下一状态（CP过后） 下一状态（ 过后 过后） 下一状态 Qn ---原状态 原状态
Q
Q
RD R C S SD
触发器和时序逻辑电路
(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一种时钟脉冲才翻转，故 J1 = K1 = Q0 ；
大家网：
(3) 第三位触发器 FF2 ，在 Q1= Q0 = 1 时再来一种时钟脉冲才翻转，故 J2 = K2 = Q1Q0 ；
大家网：
只有当初钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端旳输入状态 来决 定其输出状态。
触发器置R和D0 或置是S1直D，接一置般0用和于直置接初置态1。端在，工就作是过不程经中过它时们钟处脉于冲1 旳态控。制能够对基本
可控 RS 触发器旳逻辑式
Q S CP Q ，
可分四种情况分析CP = 1 时触 发器旳状态转换和逻辑功能，如右 表所示。
转一次，即
，具有计数功能。
SD
S
Q
D
1D
CP
C1
Q
RD
R
Q Q n1
n
上升沿 D 触发 器图形符号
1D
Q
CP
C1
Q
D 触发器转换 为 T 触发器
大家网：
返回
14.2 寄存器
寄存器用来临时存储参加运算旳数据和运算成果。
14.2.1 数码寄存器
下图是由 D 触发器(上升沿触发)构成旳四位数码寄存器，这是并行输入/并行 输出旳寄存器。工作之初要先清零。
时序逻辑电路旳特点：它旳输出状态不但决定于当初旳输入状态，而且还与电 路旳原来状态有关，也就是时序逻辑电路具有记忆功能。
触发器是时序逻辑电路旳基本单元。
大家网：
14.1 双稳态触发器
14.1.1 RS 触发器
时序逻辑电路触发器
J 1 K 1时 Qn1 Qn
JK触发器的状态转换表
J K Qn Qn+1 00 0 0 00 1 1 01 0 0 01 1 0 10 0 1 10 1 1 11 0 1 11 1 0
(1)基本RS(与非）
S=1,R=0
S=X R=0
1
0
S=0 R=X
S=0,R=1 (2)基本RS(或非）
数字逻辑与电路
4.2.4 D触发器
（1）边沿触发工作原理
CP=0期间，c 、d被锁， D对Q不产生任何影响,Q 保持原态。
4.2 触 发 器
Q
Q
&
&
e
f
1
1
&
&
c
d
0
c=1 , d=1反馈到a、b的 输入，a、b输出取决于 D。
4.2 触 发 器
4.2.5 主从触发器
（1）主从RS触发器
逻辑表达式： Q n1 S RQ n
RS 0 S 0
特性表：见P164 表4-6
R X
驱动表： Qn
Q n1
S
0
0
0
0
Байду номын сангаас
1
1
1
0
0
1
1
×
2011.8.29
数字逻辑与电路
状态转换图 S 1, R 0
0
1
S 0, R 1
状态转移真值表
SD RD Qn Qn+1
0 0 0 1* 0 0 1 1* 010 1 011 1 100 0 101 0 110 0 111 1
数字电路(第四章触发器)
同步式触发器——电平触发方式，一般高电平触发； 维持阻塞触发器——边沿触发方式，一般上升沿触发；
边沿触发器——边沿触发方式，一般下降沿触发；
主从触发器——主从触发方式。
14
时钟输入CP： 时钟脉冲输入端，通常输入周期性时钟脉冲。
数据输入端：
又叫控制输入端。四种触发器：SR—S，R；D—D； JK—J，K；T—T。 初态Qn: 可称现态，某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲（CP）作用下，工作 过程分两个阶段（双拍工作方式）。
1）CP=1，主触发器接收控制信号J、K，状态反映 在 Q' 和 Q' 上， CP = 0 从触发器被封锁，保持原来状态。 2）在CP下降沿（负跳变时刻），从触发器向主触发器看齐。 负跳变时，主触发器被封锁，保持原状态不变。此时，从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。（新状态）
15
描述时钟触发器逻辑功能时，采用四种方式：
功能真值表：（表格形式） 在一定控制输入下，在时钟脉冲作用前后，初态向次态转 化的规律（状态转换真值表） 激励表：（表格形式）
在时钟脉冲作用下，实现一定的状态转换（Qn—Qn+1），应 有怎样的控制输入条件。
时序逻辑电路(触发器、计数器、寄存器等)
Qn+1 Q
n
功能
Q n 1 Q n 保持 Q n 1 Q n 保持 Q n 1 1 置 1 Q n 1 0 置 0
不允许
0 1 1 1 0 0 不用 不用
特 性 表
1 1 1 1 1 1 1
特性 方程
Q n 1 S R Q n CP=1期间有效 RS 0
3
n 1 Q2 Q1n n 1 n Q Q 1 0 n 1 n Q Q 2 0 n Y Q1nQ2
n n 1 1 Q2 1 0 2 n n 1 1 Q 1 0 1 1 n n 1 1 01 Q 1 0 0 0
不 置 变 0
不 变
不 变
不 变
2、同步JK触发器
Q Q Q Q Q Q
G1 & G3 & J
& G2 & G4
Q J CP
Q K 1J C1 1K
CP K (a) 逻辑电路
J CP K (b) 曾用符号
J CP K (c) 国标符号
将S=JQn、R=KQn代入同步RS触发器的特性方程，得 同步JK触发器的特性方程：
Q
n 1
S R Q JQ KQ Q
n n n n n
n
JQ K Q
CP=1期间有效
特性表
CP 0 1 1 1 1 1 1 1 1 J × 0 0 0 0 1 1 1 1 K × 0 0 1 1 0 0 1 1 Qn × 0 1 0 1 0 1 0 1 Qn+1 Q
n
功能
Q n 1 Q n 保持 Q n 1 Q n 保持
特性表（真值表）
态现 ，态 也： 就触 是发 触器 发接 器收 原输 来入 的信 稳号 定之 状前 态的 。状
rs触发器讲解
由于CP=1期间Qn=0，图5-15中7门一直被封锁，RD主=1，因此t3
时刻K变化不起作用，Q
n 主
1
一直保持不变。当CP下降沿来到时，
从触发器的状态为Qn1Q主 n11。这就是一次翻转情况，它和 CP 下 降 沿 来 到 时 由 当 时 的 J 、 K 值 (J=0, K=1) 所 确 定 的 状 态
3. 主从触发器的脉冲工作特性
主从触发器工作要求
① 在CP上跳沿到达时，J、K信号已处于稳定状态，且 在CP=1期间，J、K信号不发生变化； 另外,从CP上升沿抵 到达主触发器状态变化稳定，需要经受三级与非门的延迟时 间，即3tpd，因此要求CP=1的持续期tCPH≥3tpd。
② CP由1下跳至0时，主触发器的状态转移至从触发器。 从CP下跳沿开头，到从触发器状态转变完成，也需经受三 级 与 非 门 的 延 迟 时 间 ， 即 3tpd ， 因 此 要 求 CP=0 的 持 续 期 tCPL≥3tpd。此间主触发器已被封锁，因而J、K信号可以 变化。
1. 主从JK
5.5 主从JK触发器
Q
Q
从 触发 器
Q
Q
1
主 触发 器
K
J
CP
图 5-14 主从触发器框图
第5章 触发器
它由两个 同步RS触 发器构成，
其中1门~4 门组成从 触发器，
5门~8门组 成主触发 器
Q
Q
& 12&
RD’
SD’
& 34&
Q主
Q主
& 56&
1
RD主
SD主
& 78&
K
CP J
各触发器的特点
各触发器的特点触发器是数字电路中重要的组成部分，它们用于存储和传输数据。
触发器的特点包括稳态、传输、存储和时序等方面。
本文将对各种常见的触发器进行详细介绍。
一、SR触发器SR触发器是最简单的触发器之一，由两个交叉连通的输入端S和R组成，它们分别代表“设置”和“复位”，可以通过这些输入来控制输出Q和Q'。
当S=1、R=0时，输出Q为1；当S=0、R=1时，输出Q为0；当S=R=0时，输出保持原状态。
SR触发器的特点：1. 稳态：SR触发器有两个稳态：SET（S=1，R=0）和RESET（S=0，R=1）。
在这些状态下，输出保持不变。
2. 传输：当输入为（S,R）=(1,1)时，SR触发器处于不稳定状态，并且无法确定输出。
此外，在SET或RESET状态下输入（S,R）=(0,0)，也会导致不确定性。
3. 存储：在SET或RESET状态下输入（S,R）=(0,1)或（1,0），SR触发器会从当前状态转换到相反的状态。
4. 时序：在SET或RESET状态下输入（S,R）=(1,0)或（0,1）时，SR 触发器会在下一个时钟沿发生状态转换。
二、D触发器D触发器是一种单稳态触发器，由一个输入端D和一个时钟输入端CLK组成。
当CLK的上升沿到来时，D触发器将输入信号D复制到输出Q上。
D触发器的特点：1. 稳态：D触发器只有一个稳态。
在没有输入信号时，输出保持不变。
2. 传输：当输入信号改变时，需要等待下一个时钟沿才能反映在输出上。
3. 存储：当输入信号改变后，在下一个时钟沿之前，输出保持原样。
4. 时序：在每个时钟周期内，D触发器都会从输入端读取数据，并将其复制到输出端。
三、JK触发器JK触发器是一种双稳态触发器，由两个交叉连通的输入端J和K组成。
与SR触发器类似，JK触发器可以通过这些输入来控制输出Q和Q'。
但与SR不同的是，在JK中不存在无法确定状态的情况。
JK触发器的特点：1. 稳态：JK触发器有两个稳态：SET（J=1,K=0）和RESET（J=0,K=1）。
jk触发器(共34张)
异步触发器
钟控触发器
基本 RS 触发器 同步触发器、主从触发器和边沿触发器
。它的输出
受输入信号直接控制，不能定时控制，常用作集
成触发器的辅助输入端，
。
使用时须注意弄清它的有效电平，并满足约束条件。 32
第32页，共34页。
★ 根据触发方式不同分为
例如
Q
Q
Q
Q
双D触发器74LS74外引脚图和逻辑(luójí)符号
21
第21页，共34页。
双 D 触发器 74LS74 的功能表
触发方式 (fāngshì)为CP
上升沿触 发。
低电平有效的 异步置0端和异
步置1端
22
第22页，共34页。
按逻辑功能来分，触发器共有四种类型：
。在数字装置中往往需要 各种类型的触发器，而市场上出售的触发器多为集成D
转换图：
Q n1 S R Q n S(Qn Qn ) RQn
SQn (S R)Qn SQn SRQn Q Q
与JK触发器特性方程比较：
JK
J=S K=SR
∵ RS 触发器的约束条件 RS = 0
S
R
CP
∴ K = SR = SR + RS = R
(a) JK 型 转 24 为 RS 型
G5 Qn G7 ,
G4 Qn
Q
G6
Qn
G8
Qn1& G1 G3& G5
Q
G1
G3
＆
≥1
G5
＆
Q
≥1
G6
＆
G2
G4
＆
G7 ＆
第6章 时序逻辑电路
８位二进制数码需几个触发器来存放？
2021/8/5
37
计数器：用以统计输入时钟脉冲CLK个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
驱动方程代入特性方程得状态方程。 输出方程：输出变量的逻辑表达式。
2021/8/5
7
2. 状态表
反映输出Z、次 态Q*与输入X、现 态Q之间关系的 表格。
2021/8/5
8
3. 状态图
标注：输入／输出
反映时序电路 箭尾： 状态转换规律， 现态
及相应输入、
输出取值关系
的图形。
箭头： 次态
2021/8/5
2021/8/5
时钟方程、 2
驱动方程和
状态方程
输出方程
3
5 状态图、 状态表或
时序图ห้องสมุดไป่ตู้
4
计算
11
例
1 时钟方程：C2 L C K 1 L C K 0 L C K同钟L 步方时程K 序可电省路去的不时写。
写 输出方程： YQ'1Q2 输出仅与电路现态有关，
方
为穆尔型时序电路。
程 式
驱动方程：JJ21
Q1 Q0
K2 Q1' K1 Q0'
2021/8/5
J0 Q2'
K0 Q2
12
2 求状态方程
JK触发器的特性方程：
JJ21
Q1