第7章 单片机的系统扩展

7.2.1存储器基础知识1.半 Nhomakorabea体存储器的分类
静态RAM（SRAM）
动态RAM（DRAM） 随机存取存储器 （RAM） 非易失性RAM（NVRAM） 半导体存储器 掩膜式ROM 可编程ROM（PROM） 只读存储器 （ROM） 可擦除可编程ROM（EPROM） 电可编程可擦除ROM ( E PROM ) 闪速存储器（flash memory）
A13 A
0
A14 A15
B C
1G
74LS138
Y1 Y2 Y3 Y4 Y5 Y6 Y7
001 010 011
第 0 页 第 1 页
+5V
2G
G
100 101 110 111
第 2 页 第 3 页 第 4 页 第 5 页 第 6 页 第 7 页
7.1.3总线扩展的地址译码方法
2.部分地址译码 所谓部分译码是指只有一部分地址参与译码，所得到的地 址空间是非连续的地址段，没有覆盖整个可寻址空间，一个数 据单元可能与几个地址对应。由于部分译码不会完全占用64KB 的可寻址空间，可以使若干个地址对应一个存储单元，即利用 地址的重叠来简化译码电路的设计。假如8个页面中只需要使用 其中的4个页面，就可以让2个页面地址重叠，这时可以采用一 个2-4 译码器来设计译码电路，达到简化译码电路设计的目的， 如图7-8所示。 00 第 0 页和第 4 页 Y
51系列单片机为了减少引脚数量，扩展总线中的数据 线和地址线（低8位）采用了分时复用技术，即P0口分时传 送地址总线信号的低8位（A0~A7）和数据总线信号 （D0~D7），P0口在某一时刻传送的是低8位地址信号还是 数据信号由ALE来指明，如图7-2所示。
7.1.1 51系列单片机的扩展总线的结构和组成
7.2 51存储器的扩展
主要内容
第7章 单片机的系统扩展
7.3 51并行I／O接口的扩展 7.3.1 简单I/O扩展 7.3.2 采用专用芯片扩展I/O接口 7.3.3 采用串行控制器扩展并行I/O 7.4 单片机串行扩展总线接口技术 7.4.1 SPI串行总线 7.4.2 IIC总线
7.1 51单片机扩展总线基础
第一机器周期 S1 S2 S3 S4 S5 S6 S1 S2 第二机器周期 S3 S4 S5 S6
ALE
PSEN
RD
A15-A8 A15-A8 A15-A8
P2
P0
A7-A0
指令
A7-A0
数据输入
A7-A0
7.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(写XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由 ALE、 PSEN 、WR 、RD 组成。当执行MOVX @Ri，A指令或 MOVX @DPTR，A指令时，进行写外部数据RAM的操作。
扩展总线信 信号的含义 号名 A0~A7 A8~A15 D0~D7 ALE 数据总线低8位 数据总线高8位 数据总线，8位宽度 控制信号，地址锁存使能 控制信号，程序存储器使能，低电平有效 控制信号，外部访问使能信号，低电平有效 与单片机引脚号信 号定义的对应关系 P0口锁存输出 P2口 P0口 ALE
S1 P1 时钟 P2 P1 S2 P2 P1 S3 P2 P1 S4 P2 P1 S5 P2 P1 S6 P2 P1 S1 P2
ALE
PSEN
P2 A15-A8 A7-A0 A15-A8
P0
指令
A7-A0
常数
7.1.2 51系列单片机扩展总线的逻辑关系和时序分析
2.访问外部数据存储器或数据端口模式(读XRAM) 51系列单片机在访问外部数据存储器时，其控制总线由 ALE、PSEN 、 WR 、RD 组成。 MOVX A，@DPTR ；A X
WE
62128 Vcc
WE
62256 Vcc
WE
CS1 A8 A9 A11
A13 A8 A9 A11
A13 A8 A9 A11
OE / RFSH
OE
A10
OE
A10
A10
CS 1
D7 D6 D5 D4 D3
CS 1
D7 D6 D5 D4 D3
CS 1
D7 D6 D5 D4 D3
7.2.1存储器基础知识
2
第7章
主要内容 单片机的系统扩展
7.1 51系列单片机扩展总线基础
7.1.1 51系列单片机的扩展总线的结构和组成
7.1.2 51系列单片机扩展总线的逻辑关系和时序分析 7.1.3 总线扩展的地址译码方法 7.1.4 扩展总线设计接口电路时应该考虑的问题
7.2 51存储器的扩展
7.2.1 存储器基础知识
第一机器周期 S1 S2 S3 S4 S5 S6 S1 S2 第二机器周期 S3 S4 S5 S6
ALE
PSEN
WR
A15-A8 A15-A8
P2
A15-A8
P0
A7-A0
指令
A7-A0
数据输出
A7-A0
7.1.3总线扩展的地址译码方法
所谓地址空间分配是把64KB的寻址空间通过地址译码的方 法分成若干个大小相同的页面，其中低位地址线用来选择页内 单元，高位地址线则用于页面的选择，不同的外部设备占用不 同的页面。 地址译码要解决的问题就是：如何产生页面选择信号使外 部设备占用一个存储空间页面（页面译码），并使外部设备内 的每一个存储单元或数据端口与页内的存储单元对应起来（页 内译码）。地址译码的方法一般采用全地址译码、部分地址译 码和线选法。页内译码与页面译码的基本原理是一样的，所以 下面通过页面译码来介绍全地址译码、部分地址译码和线选法。
A13 A0
0
A14 A15(不接)
A1
74LS139
Y1 Y2
Y3
01 10 11
第 1 页和第 5 页 第 2 页和第 6 页 第 3 页和第 7 页
S
7.1.3总线扩展的地址译码方法
3.线选法 所谓线选法是部分地址译码的特殊形式，即对地址线不进 行译码，直接用地址线来选通数据单元，其得到的地址空间也 是非连续的。比如，不用外加译码电路，仅用高位地址线就把 64KB的寻址空间区分成若干区，如图7-9所示。
7.1.3总线扩展的地址译码方法
1.全地址译码 所谓全译码是指所有的地址线都参与译码，所得到的地址 空间是连续的，每一个数据单元与地址是一一对应的。全译码 电路的结构一般比较复杂。 若页面的大小为8KB，要把64KB的存储空间分成8个页面， 则所有高位地址A13~A15都必须参与译码，产生8个独立的页面 选择信号，形成一个连续的地址段。一般采用3—8译码器来实 现，如图7-7所示。 000 Y
7.1.4扩展总线设计接口电路时应该考虑的问题
地址空间分配 总线驱动能力 电平的匹配
控制时序和逻辑的匹配 速度的协调 状态信号的处理 51系列单片机采用总线扩展方式可以实现： 存储器扩展； 输入/输出接口扩展； 功能部件（如定时器、计数器、键盘、显示器等）的扩展； A/D和的D/A扩展；
OE
A10
CE
7.1.1 7.1.2 7.1.3 7.1.4 7.2.1 7.2.2 7.2.3 7.2.4 51系列单片机的扩展总线的结构和组成 51系列单片机扩展总线的逻辑关系和时序分析 总线扩展的地址译码方法 扩展总线设计接口电路时应该考虑的问题 存储器基础知识 程序存储器的扩展 数据存储器的扩展 存储器综合扩展举例
单片机中一般集成了CPU、I/O口、定时器、中 断系统、存储器等计算机的基本部件，外加电源、 复位和时钟等简单的辅助电路即构成一个能够正常 工作的最小系统，图7-1是一个89C52的最小系统。
XTAL1 P0 P1 P2 XTAL2 +5V RESET P3 8 8 8 8 +5V
EA
7.1.1 51系列单片机的扩展总线的结构和组成
7.2.2 程序存储器的扩展 7.2.3 数据存储器的扩展 7.2.4 存储器综合扩展举例
7.2.1存储器基础知识
2.常用EPROM简要介绍
7.2.1存储器基础知识
3.常用SRAM简要介绍
62256 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 62128 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 6264 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 6214 62128 62256 SRAM 28 27 26 25 24 23 22 21 20 19 18 17 16 15 6264 Vcc
28 27 26 25 24 23 22 21 20 19 18 17 16 15
Vcc WE NC A8 A9 A11 OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3
NC A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND
NC A8 A9 A11
在实际使用时往往需要把地址和数据信号分离开来，一般 采用外接一个8位锁存器的方法来实现。图7-3为采用8位锁存器 74LS373实现地址和数据分离的电路原理图 。
7.1.151系列单片机的扩展总线的结构和组成
51系列单片机的扩展总线信号包括：16位地址总线信号A0~A15； 8位数据总线信号为D0~D7； RD EA 控制总线信号由ALE、 PSEN 、 、 、 WR组成。扩展总线信号 名、信号的含义及与单片机引脚信号定义的对应关系见表7-1。
第7章 单片机的系统扩展
学习目标
掌握51单片机扩展总线的结构及组成