第五章 中央处理器[二]

R2o， R2o，G，ARi R1o， R1o，G，DRi
(DR)→R0
例:在上例给出的条件下,写出完成下述四条单 在上例给出的条件下, 字长指令的操作流程及相应的控制信号. 字长指令的操作流程及相应的控制信号. (1) MOV R1,R0 (R0) →R1 (2) MOV @R1,R0 (R0) →(R1) (3) MOV R3,@R2 ((R2)) →R3 (4) MOV @R3,@R2 ((R2)) → (R3) 指令格式如下,其中Xd Rd分别为目的操作数 Xd和 指令格式如下,其中Xd和Rd分别为目的操作数 和源操作数的寻址方式特征位. 和源操作数的寻址方式特征位.
M → DR (DR) →IR (PC)+1→ PC
取 指
M→ DR (DR)→ IR (PC)+1→ PC
+1
R2o， R2o，G，Yi R0o， R0o，G，Xi +，G，R0i
(R2)→ Y (R0) →X
(R0)+(R2)→R0
(R3) →Y (R1 )→X
(R3)(R3)-(R1) →R3
5.2.8 指令的微操作序列
控制器在实现一条指令功能时， 控制器在实现一条指令功能时，总要将每条 指令分解为一系列时间上有先后次序的最基 最简单的微操作，即微操作序列。 本、最简单的微操作，即微操作序列。 微操作序列是与CPU CPU的内部数据通路密切 微操作序列是与CPU的内部数据通路密切 相关的，相同的指令在不同的数据通路( 相关的，相同的指令在不同的数据通路(如 专用数据通路结构、总线结构) 专用数据通路结构、总线结构) 中有不同的 微操作序列。 微操作序列。
IRi PCi ARi
( R1 ) → AR ( R0 ) → DR ( MDR ) → M
R/W
略
R/W=W
xi X + _
DRi
A总线
控 制 器
IRo
IR
PC
AR
M
DR R0 R1 R2 R3 G DRo yi Y
PCo
B总线
(3) MOV R3,@R2 ((R2)) →R3 该指令取值阶段操作流程及相应的控制信号同(1) 解:该指令取值阶段操作流程及相应的控制信号同(1)的取 该指令取值阶段操作流程及相应的控制信号同(1)的取 值部分.执行阶段的操作流程及相应的控制信号如下 相应的控制信号如下: 值部分.执行阶段的操作流程及相应的控制信号如下 略 ( R2) → AR 执 R/W=R M→ DR 行
R3o， R3o，G，Yi R1o， R1o，G，Xi -，G，R3i
图5.16
加法与减法指令周期流程图与微命令序列
2、 P.209 2、3题
2、参见图5.15的数据通路。画出存数指令 参见图5.15的数据通路。 5.15的数据通路 R1，(R2)”的指令周期流程图 的指令周期流程图， “STA R1，(R2) 的指令周期流程图，其含义 是将寄存器R1的内容传送至(R2) R1的内容传送至(R2)为地址的主 是将寄存器R1的内容传送至(R2)为地址的主 存单元中。标出各微操作信号序列。 存单元中。标出各微操作信号序列。 参见图5.15的数据通路。 5.15的数据通路 3、参见图5.15的数据通路。画出取数指令 (R3)，R0”的指令周期流程图 的指令周期流程图， “LDA (R3)，R0 的指令周期流程图，其含 义是将(R3) (R3)为地址的主存单元的内容取至寄 义是将(R3)为地址的主存单元的内容取至寄 存器R0 R0中 标出各微操作控制信号序列。 存器R0中，标出各微操作控制信号序列。
假设某机数据通路如图5.15所示。 假设某机数据通路如图5.15所示。规定各部件用大写 5.15所示 字母表示，字母加下标in表示该部件的接收控制信号， in表示该部件的接收控制信号 字母表示，字母加下标in表示该部件的接收控制信号，实 际上就是该部件的输入开门信号( PCin)； 际上就是该部件的输入开门信号(如PCin)；字母加下标 out表示该部件的发送控制信号 表示该部件的发送控制信号， out表示该部件的发送控制信号，实际上就是该部件的输 出开门信号( PCout)。未标注字符的线为直通线， 出开门信号(如PCout)。未标注字符的线为直通线，不受 控制。 控制。
A总线
IRi PCi ARi R/W DRi X xi + _
CU
IRo
IR
PC
AR
M
DR R0 R1 R2 R3 Y
G
PCo
DRo
yi
图5.15 双总线结构机器的数据通路 B总线
试画出执行以下不同指令时的指令周期流程图， 试画出执行以下不同指令时的指令周期流程图，并列 指令周期流程图 出相应微操作控制信号序列 微操作控制信号序列。 出相应微操作控制信号序列。 R2， (1)ADD R2，R0; (R0)+(R2)→R0 (R3)(2)SUB R1，R3; (R3)-(R1)→ R1， R3
取 (1) MOV R0,#N ; N →R0 指 指令执行阶段的操作流程 图如下: 图如下:
(MDR)→ R0 MDRo,G,R0i
(PC)+1→ PC
指令MOV @R1,#N； →(R1)的执 解 (2) : 指令MOV @R1,#N； N →(R1)的执 行阶段操作流程如下: 行阶段操作流程如下:
8 OP 2 Xd 2 Rd 2 Xs 2 Rs
N
对于双字长指令， 解: 对于双字长指令，完成 取指令操作要访问两次存 储器,其操作流程及相应的 储器 其操作流程及相应的 控制信号如右所示。 控制信号如右所示。
( PC ) → AR M→ DR (DR)→ IR (PC)+1→ PC ( PC ) → AR M→ DR
( MDR ) → R3
IRi PCi ARi R/W xi X IR PC AR + _
DRi
A总线
控 制 器
IRo
M
DR R0 R1 R2 R3 G DRo yi Y
PCo
B总线
(4) MOV @R3,@R2 ((R2)) →(R3) 该指令取值阶段操作流程及相应的控制信号同(1) 解:该指令取值阶段操作流程及相应的控制信号同(1)的取 该指令取值阶段操作流程及相应的控制信号同(1)的取 值部分.执行阶段的操作流程及相应的控制信号如下 相应的控制信号如下: 值部分.执行阶段的操作流程及相应的控制信号如下
时序(信号) 5.3 时序(信号)产生器和控制器的控制方式 5.3.1 时序信号的作用和体制 1、作用 计算机的控制器必须提供一个时序系统， 计算机的控制器必须提供一个时序系统，由它产 生一组时序信号送到操作控制器， 生一组时序信号送到操作控制器，为每个微操作 带上时间标志，再输出到全机， 带上时间标志，再输出到全机，控制完成指令所 规定的动作。CPU执行指令的过程就是 执行指令的过程就是时序控制 规定的动作。CPU执行指令的过程就是时序控制 的过程。 的过程。 2、计算机中时序信号的体制 (1)计算机中的时序信号通常采用 电位—脉冲 计算机中的时序信号通常采用“ 脉冲” (1)计算机中的时序信号通常采用“电位 脉冲” 是由计算机中所使用的逻辑器件的特性决定的。 制;是由计算机中所使用的逻辑器件的特性决定的。
xi X + _
+1
IRi PCi ARi
R/W
DRi
A总线
控 制 器
IRo
IR
PC
AR
M
DR R0 R1 R2 R3 G DRo yi Y
PCo
B总线
(2) MOV @R1,R0 (R0) →(R1) 该指令取值阶段操作流程及相应的控制信号同(1) 解:该指令取值阶段操作流程及相应的控制信号同(1)的取 该指令取值阶段操作流程及相应的控制信号同(1)的取 值部分.执行阶段的操作流程及相应的控制信号如下 相应的控制信号如下: 值部分.执行阶段的操作流程及相应的控制信号如下 执 行
2、
START (PC)→AR M→DR (DR)→IR (PC)+1→ PC DECODE (R2)→AR (R1)→DR (DR)→M
3、 P.209 2、3题解答 2、
PCo， PCo，G，ARi R/W*=R (RD M) DRo， DRo，G，IRi +1
(取指部分略) 取指部分略) .. …….. .. .. (R3)→AR M→DR
例如，触发器使用电位 例如，触发器使用电位— Q Q* Ti 脉冲工作方式， 脉冲工作方式，节拍电位 D CP Pi 控制信息送到D 控制信息送到D触发器的 输入端， D输入端，工作脉冲送到 逻辑电路 逻辑电路 CP输入端 输入端。 CP输入端。节拍电位和 信息 节拍电 打入 工作脉 工作脉冲配合关系如图 位Ti 条件 冲Pi 5.17所示 所示。 5.17所示。 图5.17 节拍电位和工作脉冲的配合关系 (2)三级时序系统和二级时序系统 (2)三级时序系统和二级时序系统 三级时序系统: 三级时序系统:硬布线控制器常采用 状态周期电位—节拍电位 节拍(工作) 节拍电位—节拍 (主)状态周期电位 节拍电位 节拍(工作)脉冲 二级时序系统: 二级时序系统:微程序控制器常采用 节拍电位—节拍脉冲 节拍电位 节拍脉冲 由于指令周期不作为时序的一级, 由于指令周期不作为时序的一级,下图反映了 机器周期、时钟周期、 机器周期、时钟周期、时钟脉冲三级时序信 号的关系。 号的关系。
IRi PCi ARi R/W DRi X IR PC AR xi + _
A总线
G
控 制 器
IRo
M
DR R0 R
yi
图5.15 双总线结构机器的数据通路 B总线
( PC ) → AR
PCo， PCo，G，ARi (PC )→ AR R/W=R DRo， DRo，G，IRi