第5章中央处理器(考研组成原理)
第五章 中央处理器 黑
1、A.C. 23、采用4、CPU 5A.B.C.D. 6A.B.C.D. 78A.B.C.D. 9A. 10A.B.C.D. 11A.B.C.D.12、下列关于动态流水线正确的是（）A.动态流水线是在同一时间内，当某些段正在实现某种运算时，另一些段却在进行另一种运算，这样对提高流水线的效率很有好处，但会使流水线控制变得很复杂B. 动态流水线是指运算操作并行C. 动态流水线是指指令步骤并行D. 动态流水线是指程序步骤并行13、流水CPU是由一系列叫做“段”的处理线路组成的。
一个m段流水线稳定时的CPU的吞吐能力，与m个并行部件的CPU 的吞吐能力相比（）A.具有同等水平的吞吐能力B.不具备同等水平的吞吐能力C. 吞吐能力大于前者的吞吐能力D. 吞吐能力小于前者的吞吐能力14、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为△t，若采用常规标量流水线处理机（即处理机的度为1 ）连续执行12条指令，共需15、若采用度为4的超标量流水线处理机，连续执行上述20条指令，只需16、设指令流水线把一条指令分为取指、分析、执行3个部分，且3部分的时间分别是t取指=2ns，t分析=2ns，t执行=1ns，则100条指令全部执行完毕需17、设指令由取指、分析、执行3个子部件完成，并且每个子部件的时间均为t，若采用常规标量流水线处理机，连续执行8条指令，则流水线的加速比为18、指令流水线中出现数据相关是流水线将受阻，（）可解决数据相关问题。
A.增加硬件资源B.采用旁路技术C.采用分支预测技术D.以上都可以19、关于流水线技术的说法，错误的是（）A.超标量技术需要配置多个功能部件和指令译码电路等B.与超标量技术和超流水线技术相比，超长指令字技术对优化编译器要求更高，而无其他硬件要求C.流水线按序流动时，在RAM、WAR和WAW中，只可能出现RAW相关D.超流水线技术相当于将流水线在分段，从而提高每个周期内功能部件的使用次数二、综合应用题1、某计算机的数据通路结构如图所示，写出实现ADD R1，（R2）的未操作序列（含取指令及确定后继指令的地址）。
如何快速了解CPU(组成,原理)
如何快速了解CPU（组成，原理）
浅谈CPU（Central Processing Unit）
中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机中的控制核心和运算核心。
它的主要功能是翻译程序指令和进行数据处理。
中央处理器主要由运算器（算数逻辑运算单元，ALU，ArithmeTIc Logic Unit）和缓冲存储器（Cache）组成，也包括能实现它们之间联系的数据、控制单元和总线。
中央处理器的主要作用是将程序中的指令翻译成机器指令供机器识别，继而实现数据的处理。
所以，CPU的根本任务就是执行程序指令。
下面来分析CPU是如何完成程序指令的执行：
首先，CPU的工作主要由三个单元构成，分别是：控制单元、运算单元。
计算机组成原理教案(第五章)
(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术
白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案
白中英《计算机组成原理》（第5版）笔记和课后习题详解完整版>精研学习网>无偿试用20％资料
全国547所院校视频及题库全收集
考研全套>视频资料>课后答案>往年真题>职称考试
第1章计算机系统概论
1.1复习笔记
1.2课后习题详解
第2章运算方法和运算器
2.1复习笔记
2.2课后习题详解
第3章多层次的存储器
3.1复习笔记
3.2课后习题详解
第4章指令系统
4.1复习笔记
4.2课后习题详解
第5章中央处理器
5.1复习笔记
5.2课后习题详解
第6章总线系统
6.1复习笔记
6.2课后习题详解
第7章外存与I/O设备
7.1复习笔记
7.2课后习题详解
第8章输入输出系统
8.1复习笔记
8.2课后习题详解
第9章并行组织与结构
9.1复习笔记
9.2课后习题详解
第10章课程教学实验设计
第11章课程综合设计。
计算机组成原理 第五章 中央处理器
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
5）地址寄存器(AR，Address Register) 地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别， 所以必须使用地址寄存器来保持地址信息，直到内存的 读／写操作完成为止。当CPU和内存进行信息交换，即 CPU向主存储器存／取数据时，或者CPU从主存中读出 指令时，都要使用地址寄存器和缓冲寄存器。同样若将 外围设备的设备地址作为像内存的地址单元那样来看待， 则当CPU和外围设备交换信息时可同样使用地址寄存器 和缓冲寄存器。地址寄存器的结构和缓冲寄存器、指令 寄存器一样，通常使用单纯的寄存器结构。信息的存入 一般采用电位—脉冲式，电位输入端对应数据信息位， 脉冲输入端对应控制信号，在控制信号作用下，瞬时地 将信息打入寄存器。
1）程序计数器(PC，Program Counter) 程序计数器(PC)就是能够具体指出下一条指令的地址的部件，又称作 指令计数器。在程序开始执行前，必须将它的起始地址，即程序的第一条 指令所在的内存单元地址(程序入口)送入PC，此时PC的内容即是从内存 提取的第一条指令的地址。当执行指令时，CPU将自动修改PC的内容， 以便使其保持总是将要执行的下一条指令的地址。由于大多数指令都是按 顺序来执行的，所以修改的过程通常只是简单地对PC加1。但是，当遇到 转移指令时，后继指令的地址(即PC的内容)必须从指令寄存器中的地址字 段取得。在这种情况下，下一条从内存取出的指令将由转移指令来规定。
9
主编 薛胜军教授
计算机组成原理
第五章 中央处理器
4)状态标志寄存器 状态标志寄存器用来保存由算术指令和逻辑指令运行 或测试的结果而建立的各种条件码内容，如运算结果进位 标志(C)，运算结果溢出标志(V)，运算结果为零标志(Z)， 运算结果为负标志(N)，等等。这些标志位通常分别由1位 触发器保存。除此之外，状态标志寄存器还用来保存中断 和系统工作状态等信息，以便CPU和系统能及时了解机 器运行状态和程序运行状态。 运算器的主要作用是：
白中英第五版计算机组成原理第5章
计算机组成原理
共一百零六页
（1）加法(jiāfǎ)
“ADD R2，R0”
PC→AR
取指
M→DR
DR→IR
PCo，G，ARi
R/W=R DRo，G，IRi
PC→AR M→DR DR→IR
（2）减法(jiǎnfǎ) “SUB R1，R3”
PCo，G，ARi
R/W=R
DRo，G，IRi
R2→Y
R0→X
计算机组成原理
运行标志
(biāozhì)触 发器Cr
◆ 当计算机启动时，一定 要从第1个节拍脉冲前沿 开始工作。
◆ 停机时一定要在第4个 节拍脉冲结束后关闭时 序产生器。
计算机组成原理
共一百零六页
5.3.3 控制(kòngzhì)方式
控制器的控制方式：控制不同(bù tónɡ)操作序列时序信号的方法。
1. 同步控制方式
共一百零六页
MOV指令(zhǐlìng)的指令(zhǐlìng)周期——取指
计算机组成原理
共一百零六页
MOV指令的指令周期(zhōuqī)——执行
计算机组成原理
共一百零六页
play
5.2.3 LAD指令(zhǐlìng)的指令(zhǐlìng)周期
LAD R1, 6是一条(yī tiáo)RS指令
计算机组成原理
共一百零六页
计算机组成原理
共一百零六页
5.3 时序产生器和控制(kòngzhì)方式
[思考]
用二进制码表示的指令和数据都放在内存里， 那么CPU是怎样(zěnyàng)识别出它们是数据还是指令呢?
从时间上来说:
◆ 取指发生在指令周期的第一个CPU周期;
◆ 取数发生在后面几个CPU周期，即 “执行指令”阶段。
计算机组成原理(清华大学出版社出版的图书)
成书过程
修订情况
出版工作
修订情况
该教材的第1章、第2章、第4章、第8章由谷赫编写，第3章、第5章由邹凤华编写，第6章、第7章由李念峰 编写；全书由谷赫统稿。本书在编写过程中，戴银飞、楚叶峰、邵丹、赵耀红、王艳柏等老师也提出了意见并给 予了帮助。
该教材在教学顺序上，可按编写顺序教授，即计算机如何运算、如何存储信息、如何执行指令、如何连接 I/O子系统以构成整机系统；也可将内部存储器一章放在CPU之后讲授，即先建立CPU整机概念，再构造主机与系 统的连接。目录中带星号（）的部分可根据各高校实际学时情况安排。
谢谢观看
出版工作
2013年1月1日，该教材由清华大学出版ቤተ መጻሕፍቲ ባይዱ出版。
内容简介
内容简介
该教材共分为8章，各章内容如下：
第1章计算机系统概论，介绍了计算机的分类、发展及层次结构，并对冯·诺依曼机硬件结构中的各组成部 分进行了概要介绍，为以后章节的学习打下了基础。
第2章运算方法和运算器，从数的表示格式出发，详细介绍了机器码的表现形式，定点数与浮点数的表示， 二进制数的运算法则以及运算器的组成。
第6章总线系统，介绍了总线的概念与分类、输入输出的基本控制方式、计算机总线、主机与外围设备之间 的连接方式。
教材目录
教材目录
（注：目录排版顺序为从左列至右列 ）
教学资源
教学资源
该教材有配套教材——《计算机组成原理知识解析与习题精练》。
教材特色
教材特色
计算机组成原理期末重点章节知识点
计算机组成原理第一章计算机系统概论（清楚一个概念）计算机的性能指标：吞吐量：表征一台计算机在某个时间间隔内能够处理的信息量。
响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来度量。
利用率：在给定的时间间隔内系统被实际使用的时间所占的比率，用百分比表示。
处理机字长：指处理机运算器中一次能够完成二进制数运算的位数。
总线宽度：一般指CPU中运算器与存储器之间进行互连的内部总线二进制位数。
存储器容量：存储器中所有存储单元的总数目，通常KB,MB,GB,TB来表示。
存储器带宽：单位时间内存储器读出的二进制数信息量，一般用字节数/秒表示。
主频/时钟周期：CPU的工作节拍受主时钟控制，主时钟不断产生固定频率的时钟，主时钟的频率叫CPU的主频。
度量单位MHZ（兆赫兹）、GHZ（吉赫兹）主频的倒数称为CPU时钟周期（T),T=1/f，度量单位us，nsCPU执行时间：表示CPU执行一般程序所占的CPU时间，公式：CPU执行时间=CPU时钟周期数xCPU时钟周期CPI：表示每条指令周期数，即执行一条指令所需的平均时钟周期数。
公式：CPI=执行某段程序所需的CPU时钟周期数/程序包含的指令条数MIPS：表示平均每秒执行多少百万条定点指令数，公式：MIPS=指令数/（程序执行时间x10^6）第二章运算方法和运算器原码定义：（1）整数（范围（-（2^n-1）~ 2^n-1)（2）小数(范围-（2^-n-1 ~ 1-2^-n)反码定义：（3）整数（范围（-（2^n-1）~ 2^n-1)（4）小数(范围-（2^-n-1 ~ 1-2^-n)补码定义：（5）整数（范围（-（2^n ）~ 2^n-1)（6）小数(范围（-1 ~ 1-2^-n)移码表示法（用于大小比较与对阶操作）IEEE754标准格式：符号位（1位）+ 阶码（移码）+ 尾数正溢：两个正数相加，结果大于机器字长所能表示的最大正数负溢：两个负数相加，结果小于机器字长所能表示的最小负数检测方法：1、双符号位法2、单符号位法不带符号阵列乘法器：同行间并行不同行间串行浮点加减运算操作过程大体分四步：1、0操作数检查2、比较阶码大小完成对阶3、尾数进行加减运算4、结果规格化所进行舍入处理流水线原理:时间并行性线性流水线的加速比：C k=T L/T K =nk/k+（n-1）第三章存储系统程序局部性原理：在某一段时间内频繁访问某一局部的存储器地址空间，而对此范围以外的地址空间则很少访问的现象。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5.1.2习题精选一、单项选择题1．【2011年计算机联考真题】某机器有一个标志寄存器，其中有进位／借位标志CF 、零标志ZF 、符号标志SF 和溢出标志OF ，条件转移指令bgt （无符号整数比较大子时转移）的转移条件是( )。
A ．CF+OF=lB ． SF ——+ZF=1C ． CF+ZF —————=1D ．CF+SF —————=12．【2010年计算机真题】下列寄存器中，汇编语言程序员可见的是( )。
A ．储器地址寄存器(MAR)B ．程序计数器(PC)C ．存储区数据寄存器(MDR)D ．指令寄存器(IR)3．下列部件不属于控制器的是( )。
A ．指令寄存器B ．程序计数器C ．程序状态字D ．时序电路4．通用寄存器是( )。
A ．可存放指令的寄存器B ．可存放程序状态字的寄存器C ．本身具有计数逻辑与移位逻辑的寄存器D ．可编程指定多种功能的寄存器5．CPU 中保存当前正在执行指令的寄存器是( )。
A ．指令寄存器B ．指令译码器C ．数据寄存器D ．地址寄存器6．在CPU 中，跟踪后继指令地址的寄存器是( )。
A ．指令寄存器B ．程序计数器C ．地址寄存器D ．状态寄存器7．条件转移指令执行时所依据的条件来自( )。
A ．指令寄存器B ．标志寄存器C ．程厣计数器D ．地址寄存器8．所谓n 位的CPU ，这里的n 是指( )。
A ．地址总线线数B ．数据总线线数C ．控制总线线数D ． I/O 线数9．在CPU 的寄存器中，( )对用户是透明的。
A ．程序计数器B ．状态寄存器C ．指令寄存器D ．通用寄存器10．程序计数器(PC)属于( )。
A ．运算器B ．控制器C ．存储器D ． ALU11．下面有关程序计数器(PC)的叙述中，错误的是( )。
A ． PC 中总是存放指令地址B ．PC 的值由CPU 在执行指令过程中进行修改C ．转移指令时，PC 的值总是修改为转移目标指令的地址D ． PC 的位数一般和存储器地址寄存器(MAR)的位数一样12．在一条无条件跳转指令的指令周期内，PC 的值被修改( )次。
A ．1B ．2C ．3D ．无法确定13．程序计数器的位数取决于( )。
A．存储器的容量B．机器字长C．指令字长D．都不对14．指令寄存器的位数取决于( )。
A．存储器的容量B．机器字长C．指令字长D．存储字长15．CPU中通用寄存器的位数取决于( )。
A．存储器的容量．B．指令的长度C．机器字长D．都不对16．CPU中的通用寄存器，( )。
A．只能存放数据，不能存放地址B．可以存放数据和地址C．既不能存放数据，也不能存放地址D．可以存放数据和地址，还可以替代指令寄存器17．在计算机系统中表征程序和机器运行状态的部件是( )。
A．程序计数器B．累加寄存器C．中断寄存器D．程序状态宇寄存器18．数据寄存器中既能存放源操作数，又能存放结果的是( )。
A．锁存器B．堆栈C．累加器D．触发器19．状态寄存器用来存放( )。
A．算术运算结果B．逻辑运算结果C．运算类型D．算术、逻辑运算及测试指令的结果状态20,控制器的全部功能是( )。
A．产生时序信号B．从主存中取出指令并完成指令操作码译码C．从主存中取出指令、分析指令并产生有关的操作控制信号D．都不对21．指令译码是对( )进行译码。
A．整条指令B．指令的操作码字段C．指令的地址码字段D．指令的地址22．CPU中不包括( )。
A．存储器地址寄存器B．指令寄存器C．地址译码器D,程序计数器23．以下关于计算机系统中的概念，正确的是( )。
Ⅰ．CPU中不包括地址译码器Ⅱ．CPU中程序计数器中存放的是操作数地址Ⅲ．CPU中决定指令执行顺序的是程序计数器Ⅳ．在CPU中状态寄存器对用户是完全透明的A．Ⅰ、ⅡB．Ⅲ、ⅣC．Ⅱ、Ⅲ、ⅣD．Ⅰ、Ⅲ、Ⅳ24．间址周期结束时，CPU内寄存器MDR中的内容为( )。
A．指令B．操作数地址C．操作数D．无法确定二、综合应用题CPU中有哪些专用寄存器？5.2.2 习题精选一、单项选择题1．【2009年计算机联考真题】冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是( )。
A．指令操作码的译码结果B．指令和数据的寻址方式C．指令周期的不同阶段D．指令和数据所在的存储单元2．【2011年计算机联考真题】假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是( )。
A．每个指令周期中CPU都至少访问内存一次B．每个指令周期一定大于或等于一个CPU时钟周期C．空操作指令的指令周期中任何寄存器的内容都不会被改变D．当前程序在每条指令执行结束时都可能被外部中断打断3．计算机工作的最小时间周期是( )。
A．时钟周期B．指令周期C．CPU周期D．工作脉冲4．采用DMA方式传递数据时，每传送一个数据就要占用( )。
A．指令周期B．时钟周期C．机器周期D．存取周期5．指令周期是指( )。
A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间6．指令( )从主存中读出。
A．总是根据程序计数器B．有时根据程序计数器．有时根据转移指令C．根据地址寄存器D．有时根据程序计数器，有时根据地址寄存器7．在取指操作后，程序计数器中存放的是( )。
A．当前指令的地址B．程序中指令的数量C．已执行的指令数量D．下一条指令的地址8．以下叙述中错误的是( )。
A．指令周期的第一个操作是取指令B．为了进行取指操作，控制器需要得到相应的指令C．取指操作是控制器自动进行的D．指令执行时有些操作是相同或相似的9．指令周期由一个到几个机器周期组成，在第一个机器周期是( )。
A．从主存中取出指令字B．从主存中取出指令操作码C．从主存中取出指令地址码D．从主存中取出指令的地址10．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由( )．来确定。
A．指令周期B．存取周期C．间址周期D．中断周期11．以下有关机器周期的叙述中，错误的是( )。
A．通常把通过一次总线事务访问一次主存或I/O的时间定为一个机器周期B．一个指令周期通常包含多个机器周期C．不同的指令周期所包含的机器周期数可能不同D．每个指令周期都包含一个中断响应机器周期12．下列说法中，合理的是( )。
A．执行各条指令的机器周期数相同，各机器周期的长度均匀B．执行各条指令的机器周期数相同，各机器周期的长度可变C．执行各条指令的机器周期数可变，各机器周期的长度均匀D．执行各条指令的机器周期数可变，各机器周期的长度可变13．以下关于间址周期的描述中正确的是( )。
A．所有指令的间址操作都是相同的B．凡是存储器间接寻址的指令，它们的操作都是相同的C．对于存储器间接寻址和寄存器间接寻址，它们的操作是不同的D．都不对14．CPU响应中断的时间是( )。
A．一条指令执行结束B．I/O设备提出中断C．取指周期结束D．指令周期结束15．以下叙述中，错误的是( )。
A．取指操作是控制器固有的功能，不需要在操作码控制下完成B．所有指令的取指操作是相同的C．在指令长度相同的情况下，所有指令的取指操作是相同的D．中断周期是在指令执行完成后出现的16．( )可区分存储单元中存放的是指令还是数据。
A．控制器B．运算器C．存储器D．数据通路17．下列说法正确的是( )。
Ⅰ．指令字长等于机器字长的前提下，取指周期等于机器周期Ⅱ，指令字长等于存储字长的前提下，取指周期等于机器周期Ⅲ．指令字长和机器字长的长度没有任何关系Ⅳ．为了硬件设计方便．指令字长都和存储字长一样大A．Ⅱ、ⅢB．Ⅱ、Ⅲ、ⅣC．Ⅰ、Ⅲ、ⅣD．Ⅰ、Ⅳ二、综合应用题1．指令和数据都存于存储器中，CPU如何区分它们？2．中断周期的前、后各是CPU的什么工作周期？5.3.2 习题精选一、单项选择题1．下列不属于CPU内部数据通路结构的是( )。
A．单总线结构 B.多总线结构C．部件内总线结构D．专用数据通路结构2．在单总线的CPU中( )。
A. ALU的两个输入端及输出端都可与总线相连B．ALU的两个输入端可与总线相连，但输出端需通过暂存器与总线相连C．ALU的一个输入端可与总线相连，其输出端也可与总线相连D. ALU只能有一个输入端可与总线相连，另一输入端需通过暂存器与总线相连3．采用CPU总线结构的数据通路与不采用CPU内部总线的数据通路相比( )。
A.前者性能较高B.后者的数据冲突问题较严重C．前者的硬件量大，实现难度高 D.以上说法都不对4．CPU的读／写控制信号的作用是( )。
A.决定数据总线上的数据流方向B．控制存储器操作的读，写类型C．控制流入、流出存储器信息的方向 D.以上都是二、综合应用题1．【2009年联考真题】某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图5-8所示。
图中所有控制信号为1时表示有效，为O时表示无效。
例如，控制信号MDRinE为1表示允许数据从DB打入MDR．MDRin为1表示允许数据从内总线打入MDR。
假设MAR的输出一直处于使能状态。
加法指令“ADD (R1),R0”的功能为(R0)+((Rl))→(Rl)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。
表5-1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。
2．某计算机的数据通路结构如图5-9所示，写出实现ADD R1，(R2)的微操作序列（含取指令及确定后继指令地址）。
3．设CPU内部结构如图5-8所示，此外还设有B、C、D、E、H、L等6个寄存器（图中未画出）．它们各自的输入和输出端部与内部总线相通，并分别受控制信号控制（如Bin为寄存器B的输入控制；Bout为寄存器B的输出控制），假设ALU的结果直接送入Z寄存器中。
要求从取指令开始，写出完成下列指令的微操作序列及所需的控制信号。
ADD B,C (B)+(C) →BSUB A,H (AC)-(H) →AC5．图5-11是一个简化了的CPU与主存连接结构示意图（图中省略了所有的多路选择器）。
其中有一个累加寄存器(ACC)、一个状态数据寄存器和其他4个寄存器：主存地址寄存器(MAR)、主存数据寄存器(MDR)、程序寄存器(PC)和指令寄存器(IR)，各部件及其之间的连线表示数据通路，箭头表示信息传递方向。
要求：1)请写出图中a、b、c、d4个寄存器的名称。
2)简述图中取指令的数据通路。
3)简述数据在运算器和主存之间进行存／取访问的数据通路。