基于数字电路基础设计电子时钟电路
用fpga简易数字钟电路设计实验报告 概述及解释说明
用fpga简易数字钟电路设计实验报告概述及解释说明1. 引言1.1 概述本实验报告旨在介绍使用FPGA（可编程门阵列）设计的简易数字钟电路。
数字钟是一种可以显示时间的时钟装置，广泛应用于日常生活和工业领域。
本文将详细讲解数字钟的设计原理、硬件要求、设计步骤以及实验的实现过程。
1.2 文章结构本文共分为五个部分，即引言、FPGA简易数字钟电路设计、实验实现过程、实验结果分析和结论与总结。
下面将对每个部分进行具体说明。
1.3 目的该实验旨在通过学习和操作FPGA，深入理解数字电路设计的基本原理和方法，并通过设计一个简易的数字钟电路来巩固所学知识。
通过本实验，我们还将探索数字钟电路的性能评估和可能的改进方向，并对未来发展方向进行展望。
同时，通过参与这个项目，我们也将获得一定的实践经验和技能提升。
2. FPGA简易数字钟电路设计：2.1 设计原理：在本次实验中，我们使用FPGA（现场可编程逻辑门阵列）来设计一个简易的数字钟电路。
FPGA是一种集成电路芯片，可依据用户需要重新配置其内部互连，从而实现不同的逻辑功能。
我们将利用FPGA的可编程性和强大的计算能力来实现数字钟的功能。
该数字钟电路主要由时钟模块、倒计时模块和显示模块组成。
时钟模块负责产生稳定而精确的脉冲信号作为系统的时基；倒计时模块通过对输入时间进行倒计时操作，并发出相应信号提示时间变化；显示模块用于将倒计时结果以数码管显示出来。
2.2 硬件要求：为了完成该设计，我们需要准备以下硬件设备：- FPGA开发板：提供了外部接口和资源，用于连接其他硬件设备并加载程序。
- 数码管：用于显示时间信息。
- 时钟源：提供稳定而精确的脉冲信号作为系统的时基。
2.3 设计步骤：以下是设计步骤的详细说明：1. 确定所需功能：首先明确数字钟需要具备哪些功能，例如12小时制还是24小时制、倒计时功能等。
2. 确定FPGA型号：根据设计需求和资源限制，选择适合的FPGA型号。
数电课程设计数字电子钟
《数字电子技术》课程设计数字电子钟姓名院系班级学号时间2011年06 月10 日目录摘要 IINTRODUCTION (II)1数字电子钟设计方案 (1)1.1设计思想 (1)1.2简单数字电子钟的模块划分 (1)1.3设计要求 (1)2系统设计 (2)2.1设计总图 (2)2.2分秒功能60进制计数器 (3)2.3时功能 24进制计数器 (3)2.4校时电路 (4)2.5译码显示电路 (5)3仿真 (6)3.1仿真图 (6)3.2仿真过程 (7)3.3仿真结果 (8)4结论 (8)参考文献 (10)摘要数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与机械钟相比，具有走时准确﹑直观等优点，所以得到了广泛的应用。
数字电子钟在生活中很常见，例如家里的电子钟，各车站里面的电子钟等。
本课程设计要用通过简单的逻辑芯片实现数字电子钟。
用74LS160(10进制同步计数器)和各种与或非电路等连接成60和24进制的计数器,再通过七段数码管显示，构成了简单数字电子钟，并且实现电子钟的功能。
关键词：数字电子钟；74LS160十进制同步计数器；七段数码显示管INTRODUCTIONDigital electric clock is a kind of digital display second, points, the timing device, and when ZhongXiang machinery, with accurate than walking, intuitive and other advantages, so a wide range of applications, in the life is very common, such as the electric clock at every station at home, the inside of the electric clock, etc.The course is designed to use through the simple logic chip implemented digital electric clock. In 74 LS160 (10 into the synchronous counter) and various and or the circuit connected into 60 and 24 into the system, and then through the seven counter for digital pipe display, constitute the simple digital electric clock, and to realize the function of the electric clock.KEYWORDS: Digital electric clock; 74 LS160 decimal synchronous counter; These seven XianShiGuan digital数字电子钟1数字电子钟设计方案1.1设计思想要想构成数字电子钟，首先要有一个信号源，信号通过计数电路再经过显示电路显示出来。
数字钟系统电路的设计方案与仿真分析
数字钟系统电路的设计方案与仿真分析
在电子技术实验教学中，构建学生的电路设计理念，提高学生的电路设计能力，是教学的根本目的和核心内容。
数字钟电路的设计和仿真，涉及模拟电子技术、数字电子技术等多方面知识，能够体现实验者的理论功底和设计水平，是电子设计和仿真教学的典型案例。
文中采用了555 定时器电路、计数电路、译码电路、显示电路和时钟校正电路，来实现该电路。
1 系统设计方案
数字钟由振荡器、分频器、计时电路、译码显示电路等组成。
振荡器是数字钟的核心，提供一定频率的方波信号;分频器的作用是进行频率变换，产生频率为1 Hz 的秒信号，作为是整个系统的时基信号; 计时电路是将时基信号进行计数;译码显示电路的作用是显示时、分、秒时间;校正电路用来对时、分进行校对调整。
其总体结构图，如图1 所示。
2 子系统的实现
2.1 振荡器
本系统的振荡器采用由555 定时器与RC 组成的多谐振荡器来实现，如图2 所示即为产生1 kHz 时钟信号的电路图。
此多谐振荡器虽然产生的脉冲误差较大，但设计方案快捷、易于实现、受电源电压和温度变化的影响很小。
2.2 分频器
由于振荡器产生的频率高，要得到标准的秒信号，就需要对所得到的信号进行分频。
在此电路中，分频器的功能主要有两个：1）产生标准脉冲信号;2）提供电路工作需要的信号，比如扩展电路需要的信号。
通常实现分频器的电路是计数器电路，选择74LS160 十进制计数器来完成上述功能［5］。
如图3 所示，555 定时器产生1 kHz 的信号，经过3 次1/10 分频后得到1 Hz 的脉冲信号，为秒个位提供标准秒脉冲信号。
数字电子钟设计方案
一、设计方案1、总体设计方案说明及系统框图:数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能.一个基本的数字钟电路主要由译码显示器、“时”,“分"，“秒”计数器、校时电路、报时电路和振荡器组成。
干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器"采用24进制计时器，可实现对一天24小时的累计.译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，控制信号灯亮灭周期。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟。
校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
数字电子钟的总体框图如下图所示。
系统框图:2、单元电路设计方案：1）振荡器和分频器振荡器的作用是产生时间标准信号。
数字钟的精度就是主要取决于时间标准信的频率和稳定度。
所以，在实验中采用脉冲信号作为时间标准信号源。
2)计数器根据计数周期分别组成两个60进制（秒、分）和一个24进制(时）的计数器。
把它们适当连接构成秒、分、时的计数，(分计数器中分的个位和十位计数单元的状态转换和秒计数器中的是一样的，只是它要把进位信号传输给时的个位计数单元。
电子数字钟课程设计
电子数字钟课程设计一、课程目标知识目标：1. 学生能理解电子数字钟的基本原理，掌握电子数字钟的组成及各部分功能。
2. 学生能够运用所学知识，分析电子数字钟电路图，并识别其中的电子元件。
3. 学生掌握二进制和十进制的转换方法，并能够应用于电子数字钟的时间显示。
技能目标：1. 学生能够独立完成电子数字钟的组装和调试，提高动手实践能力。
2. 学生通过实际操作，培养解决实际问题的能力，提高逻辑思维和分析能力。
3. 学生能够运用所学知识，进行电子数字钟的简单故障排查和维修。
情感态度价值观目标：1. 培养学生热爱科学、积极探索的精神，提高对电子技术的兴趣。
2. 培养学生团队协作意识，学会与他人共同解决问题，培养良好的沟通能力。
3. 增强学生的环保意识，让学生了解电子产品在使用过程中应注意的节能环保问题。
课程性质：本课程属于电子技术实践课程，注重理论联系实际，提高学生的动手实践能力。
学生特点：学生处于初中年级，具有一定的物理知识和动手能力，对电子技术有一定的好奇心。
教学要求：结合学生特点，注重启发式教学，引导学生主动探究，提高学生的实践能力和创新能力。
在教学过程中，将课程目标分解为具体的学习成果，便于教学设计和评估。
二、教学内容1. 电子数字钟原理：介绍电子数字钟的基本工作原理，包括时钟电路、计数器、译码器等组成部分及其功能。
教材章节：第二章 电子数字钟原理2. 电子元件识别：讲解电子数字钟中常用的电子元件，如电阻、电容、二极管、三极管等，并学会识别这些元件。
教材章节：第一章 电子元件基础3. 电路图分析：分析电子数字钟的电路图，理解各部分之间的联系，学会看懂并分析电路图。
教材章节：第三章 电路图分析与设计4. 二进制与十进制转换：介绍二进制与十进制之间的转换方法，并应用于电子数字钟的时间显示。
教材章节：第四章 数字电路基础5. 电子数字钟组装与调试：指导学生动手组装电子数字钟，并学会调试和排错，确保电子数字钟正常工作。
数电课程实验报告——数字钟的设计
.《数字电子技术》课程设计报告设计题目: 数字钟班级学号：1407080701221 1407080701216 1407080701218学生：志强企海清指导教师：周玲时间：2016.6.15-2016.6.16《数字电子技术》课程设计一、设计题目：数字钟的设计一、设计任务与要求：1.时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
其中时为24进制，分秒为60进制。
2. 其他功能扩展：（1）设计一个电路实现时分秒校准功能。
（2）闹钟功能，可按设定的时间闹时。
（3）设计一个电路实现整点报时功能等。
在59分51秒、53秒、55秒、57秒输出750Hz 音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz荧屏结束时刻为整点。
二、设计方案：数字电子钟由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。
秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时,可以用校时电路校时、校分。
三、芯片选定及各单元功能电路说明：实验器材及主要器件（1）CC4511 6片（2）74LS90 5片（3）74LS92 2片（4）74LS191 1片（5）74LS00 5片（6）74LS04 3片（7）74LS74 1片（8）74LS2O 2片（9）555集成芯片1片（10）共阴七段显示器6片（11）电阻、电容、导线等若干①振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
这用压电谐振的频率即为晶体振荡器的固有频率。
数字电子钟逻辑电路设计
内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告设计题目数字电子钟逻辑电路设计指导教师戚桂美职称讲师姓名勿日勒学号*********日期2008-10-24数字电子钟逻辑电路设计计算机与信息工程学院2006级2班勿日勒200018524指导教师戚桂美讲师摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。
分、秒均使用60进制循环计数，时使用24进制循环计数。
关键词电子时钟；清零；循环计时1设计任务及主要技术指标和要求1.1 设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。
1.2 主要技术指标和要求：1.2.1 由555定时器产生1Hz的标准秒信号。
1.2.2 秒、分为00~59进制计数器1.2.3 时为00~23二十四进制计数器。
2引言数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。
如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。
3工作原理数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。
秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。
秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。
3.1 4位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构与74SL161完全相同）：3.2 二输入四与非门74LS00引脚结构图，如图2：3.3 74LS161功能如表1所示：3.4 非门真值表如表2所示：输入输出P T CP C D1D2D3Q0Q1Q2Q3 L ××××××××L L L LH L ××↑D0D1D2D3D0D1D2D3H H H H ↑××××计数H H L ××××××保持H H ×L ×××××保持表1 74LS161功能表A B Y0 0 10 1 11 0 11 1 0表2 与非门真值表4电路组成部分4.1 计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。
数电课程设计数字钟的设计
数电课程设计数字钟的设计数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录1设计的目的及任务 (3)1．1课程设计的目的...............................................（3）1．2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于数字电路基础设计电子时钟电路
姓名：丁维 学号：20098149 班级：09电子一班 指导教师：付老师
一、设计目的
1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解数字钟的组成及工作原理。
4. 熟悉数字钟的设计与制作。
数字钟是一种用数字电子技术实现时，分，秒计时的装置，具有较高的准确性和直观
性等各方面的优势，而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理，在
设计数字电子钟的过程中，用数字电子技术的理论和制作实践相结合，进一步加深数字电子
技术课程知识的理解和应用，同时学会使用Multisim电子设计软件。
二、设计要求
1.显示时，分，秒，其中分和秒用60进制，时针用24进制
2.能够进行校时，可以对数字钟进行调时间
3.能够正点报时（用555产生断续音频信号）；
三、设计方案比较
方案一、采用中小规模集成电路实现
采用集成逻辑电路设计具有能实现，时、分、秒计时功能和定点报时功能，计时模
块采用时钟信号触发，不需要程序控制。
方案二：EDA技术实现
采用EDA作为主控制器外围电路进行电压，时钟控制、键盘和LED控制。但此方案
逻辑电路复杂，外围设备多，灵活性较低，不利于扩展
方案三、单片机编程实现
此方案采用单片机编程来设计和控制。
综上，根据自身的知识和方案比较，采用方案一，因为方案一简便灵活，扩展性好，同
时符合此次数子电子知识设计的要求。
四、设计过程和说明
1.数字电子钟计时和显示功能的实现
（1）采用两片十进制计数器74LS160N扩展连接，设计60进制的计数器，显示0到
59，在59时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0到59。（图）
上图（1）为秒钟的连线图，（2）为分针的连线图
（2）24进制亦采用两片十进制计数器74LS160N扩展连接，设计24进制的计数器，
显示0到23，在23时采用置数的方法，将两片74LS160N同时置数至0，以循环显示0
到23（图）
（3）利用秒钟的置数信号（为低电平），取反后作为分钟各位的使能端（EP和ET）
的控制信号，以实现分秒之间的进位功能。同理可以实现分时之间的进位功能
（4）显示功能 采用Multisim里面的DCD_HEX显示管进行时分秒的显示。将
DCD_HEX显示管的四个针脚对应接到74LS160N的四个输出端
上图为时针的连接示意图
2.校对功能的实现
在设计电路图中的J1和J2开关。
（1）J1 实现时钟的分钟的调节，当鼠标按下开关，时钟的分钟位的两片
74LS160N成为独立的60进制的计数器，而不会受到秒钟的进位及置数的影响。
鼠标按下J2开关，时钟的分钟位中的个位的使能控制端（EP和ET）都接高电
平（Vcc），成为独立的60进制计数器，在0到60，循环显示，当计数到了想
要调的小时数，松开J2开关即可将分钟位置到预想的分钟数。（图）
（2）J2实现时钟的小时的调节，当鼠标按下开关，时钟的小时位的两片
74LS160N成为独立的24进制的计数器，而不会受到秒钟和分钟的进位及置数
的影响。鼠标按下J1开关，时钟的小时位中的个位的使能控制端（EP和ET）
都接高电平（Vcc），成为独立的24进制计数器，在0到23，循环显示，当计
数到了想要调的小时数，松开J1开关即可将小时位置到预想的小时数。（图）
3.整点报时功能的实现（用灯亮表示到整点）
（1）整点报时的功能电路的设计
用两个555时基电路，一个接成单稳态电路，另一个接成多谐振荡电路，如下图
其中开关用来产生触发脉冲。
原理：当开关断开时，单稳态电路的555的输入脚2处于高电平，则单稳态电
路的555的输出脚3是低电平，则使第二片555的4脚低电平，即多谐振荡
电路不工作，灯不亮。当开关瞬间闭合然后断开，产生一个脉冲，单稳态电路输
出一个时宽为1.1R（2）C（2）高电平，此时多谐振荡555的4脚高电平，
电路导通，产生多谐振荡，使得灯亮。当单稳态555产生的高电平消失，变为
低电平时，灯灭。
此处将单稳态电路中R(2)=100K C(2)=1uf 则会产生高电平持续的时间约为0.11S。
多谐振荡电路中周期T=[R（4）+2R（3）]C * Ln2 当多谐振荡的周期越快，灯闪的越快，
则看到的现象是灯几乎一直亮着。所以此处选取的R (3)=R(4)=1k, C=1uf .要是想要灯闪的
快些可以减少多谐振荡电路里面的电阻和电容。下图为仿真的波形图
图中的红色小块是瞬间闭合和断开开关后产生的多谐振荡（此时灯闪烁）
则可以知道灯闪烁的时间为单稳态电路产生的高电平的持续时间0.11s
（2）报时电路的使用
只要讲上面报时电路产生触发脉冲的开关换成是秒钟和分钟都为59时，产
生的低电平即可，如图
五、综合电路
其中计数器的脉冲周期可以调节成合适的周期，比如换成秒脉冲。图中是
200HZ是因为为了调试的时候显示的速度快。从左到右分别为秒，分，时的显
示。