数字电路复习题及答案(精编文档).doc
数字电路复习题及参考答案
11级数字电路复习题及参考答案一、单选题1. 同或逻辑对应的逻辑图是( )。
A.≥1≥1&答案：A2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。
A. 译码器B. 编码器C. 全加器D. 寄存器答案：D3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。
A. 2B. 3C. 4D. 5答案：D4. 在下列各图中，或非逻辑对应的逻辑图是 ( ) 。
.C. D.答案：B5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。
A. 全部输入是“0”B. 任意输入是“1”C. 仅一输入是“1”D. 全部输入是“1”答案：A6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（）逻辑。
a.与；b. 或；c.非；d.与非 答案：a7. 在一个四变量逻辑函数中，（ ）为最小项。
a.AACD ；b.ABC ；c.ABCD ；d.()AB C D +答案：c8. 一个4路数据选择器，其地址输入（选择控制输入）端有（ ）个。
A. 2个 B. 3个 C. 4个 D. 5个 答案：A9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（ ）。
A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A10. 在下列各图中，异或逻辑对应的逻辑图是（ ）。
答案：D11. JK 触发器在CP 脉冲作用下，欲使 n+1nQ =Q , 则对输入信号描述不正确的是( )。
J =K =1.J =Q ，K =QC.J =Q ， K =QD.J =Q ，K =1 答案：B12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（ ）。
A. 基本RS 触发器B. D 锁存器C. 同步JK 触发器D. 负边沿JK 触发器 答案：D13. 时序逻辑电路中一定包含（ ）。
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字电子技术复习题及参考答案
数字电子技术复习题及参考答案一、单选题1、以下式子中不正确的是（）A.1AAB.AAAC.ABABD.1A12、在数字电路中，稳态时三极管一般工作在()状态。
在图示电路中，若ui0，则三极管T(),此时uo=()A．放大，截止，5VB．开关，截止，3.7VC．开关，饱和，0.3VD．开关，截止，5V3、N个变量可以构成（）个最小项。
A.NB.2NC、2ND、2N-14、图中电路为TTL门电路，为了使输出等于，选择正确答案（）。
A．正确，错误，错误B．正确，错误，正确C．正确，正确，正确D．正确，正确，错误5、TTL门电路输入端悬空时，应视为（）；(高电平，低电平，不定）。
此时如用万用表测量其电压，读数约为（）（3.5V，0V，1.4V）。
A．不定B．高电平，3.5VC．低电平，0VD．高电平，1.4V6、一个64选1的数据选择器有（）个选择控制信号输入端。
A．6B．16C．32D．647、设计计数器时应选用（）。
A．锁存器B．边沿触发器C．同步触发器D．施密特触发器8、欲将频率为f的正弦波转换成为同频率的矩形脉冲，应选用（）。
A．多谐振荡器B．施密特触发器C．单稳态触发器D．T'触发器9、一片64k某8存储容量的只读存储器（ROM），有（）。
A.64条地址线和8条数据线B.64条地址线和16条数据线C.16条地址线和8条数据线D.16条地址线和16条数据线10、ROM必须在工作（）存入数据，断电（）数据；RAM可以在工作中（）读写数据，断电（）数据。
A.中，不丢失；随时，将丢失B.前，不丢失；随时，将丢失C.前，不丢失；随时，不丢失D.前，丢失；随时，将丢失11、若逻辑表达式FAB,则下列表达式中与F相同的是()A.FABB.FABC.FABD.不确定12、下列电路中，不属于组合电路的是：（）A.数字比较器；B.寄存器；C.译码器；D.全加器；13、不能用来描述组合逻辑电路的是：（）A.真值表；B.卡诺图；C.逻辑图：D.驱动方程；14、利用中规模集成计数器构成任意进制计数器的方法有()A.复位法B.预置数法C.级联复位法D.以上都不是15、施密特“非”门和普通“非”门电路的阈值电压分别是（）个。
(完整版)数字电路期末复习试题和答案解析
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数，数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态，存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是R S=0。
12、在一个C P脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，又称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器，应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.１B.２C.４D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输入情况下，“与非”运算的结果是逻辑0。
(完整版)数字电路基础考试题(附参考答案)
数字电子技术-考试复习题一、单项选择题1．(195)H 表示（ D ）。
(a) 二进制数 (b) 十进制数 (c)八进制数 (d) 十六进制数2．在TTL 门电路中，能实现“线与”的门电路是（ B ） (a) 与非门 (b) 集电极开路门 (c) 或非门 (d) 或非门3．用不同数制的数字来表示2007，位数最少的是 。
(a) 十六进制数 (b) 十进制数 (c) 八进制数 (d) 二进制数 4．十进制数36转换为十六进制数，结果为 。
（a ）26 （b ）24 （c ）22 （d ）20 5．8421BCD 码10000111表示的十进制数是 。
（a ） 131 （b ） 103 （c ） 87 （d ） 13 6．A/D 转换输出的二进制代码位数越多，其转换精度（ ） (a) 越高 (b) 越低 (c) 不变 (d) 无法确定 7．下列逻辑表示式正确的是（ ） (a) 1=++B A B A (b)B A B A A +=+(c)B A B A B A AB +=+ (d) B A AB +=8. 下列电路中，属于时序逻辑电路的是( ). (a) 数据选择器 (b) 编码器 (c) 计数器 (d) 译码器 9. 由8位寄存器组成的扭环移位寄存器可以构成 进制计数器。
(a) 4 (b) 8 (c) 16 (d) 无法确定10. 555集成定时器构成的单稳态触发器，其暂态时间t W ≈________。
(a) 0.7RC (b) RC (c) 1.1RC (d) 1.4RC11．十进制数24转换为二进制数，结果为 。
（a ）10100 （b ）10010 （c ）01100 （d ）1100012． (a) 13． (c) 14． (c) 15． (d) 12．=O )275(( )D ， 。
（a ）275 (b) 629 (c) 2750 (d) 220013．三态门的第三态是 。
（a ）低电平 （b ）高电平（c ） 高阻 （d ） 任意电平 14．具有8个触发器的二进制异步计数器最多可能有 种状态。
《数字逻辑与电路》复习题及答案
《数字逻辑与电路》复习题及答案《数字逻辑与电路》复习题第⼀章数字逻辑基础（数制与编码）⼀、选择题1．以下代码中为⽆权码的为CD。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为AB 。
A.8421BCD码B. 5421BCD码C. 余三码D. 格雷码3．⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 164．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101015．在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是CD 。
A.（256）10B.（127）10C.（FF）16D.（255）106．与⼗进制数（53.5）10等值的数或代码为ABCD 。
A. (0101 0011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．与⼋进制数(47.3)8等值的数为：A B。
A.(100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)28.常⽤的B C D码有C D。
A.奇偶校验码B.格雷码C.8421码D.余三码⼆、判断题（正确打√，错误的打×）1. ⽅波的占空⽐为0.5。
（√）2. 8421码1001⽐0001⼤。
（×）3. 数字电路中⽤“1”和“0”分别表⽰两种状态,⼆者⽆⼤⼩之分。
（√）4．格雷码具有任何相邻码只有⼀位码元不同的特性。
（√）5．⼋进制数（17）8⽐⼗进制数（17）10⼩。
（√）6．当传送⼗进制数5时，在8421奇校验码的校验位上值应为1。
（√）7．⼗进制数（9）10⽐⼗六进制数（9）16⼩。
（×）8．当8421奇校验码在传送⼗进制数（8）10时，在校验位上出现了1时，表明在传送过程中出现了错误。
（√）三、填空题1.数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1和0来表⽰。
（完整版）数字电路期末复习题及答案
（完整版）数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数，数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态，存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时，不允许输⼊R=S=1的信号，因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，⼜称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器，应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.２C.４D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
数字电路与逻辑设计复习资料(含答案)
数字电路与逻辑设计复习资料(含答案)数字电路与逻辑设计复习资料一、单项选择题1. 十进制数53转换成八进制数应为（ B ）。
A. 64B.65C. 66D. 1101012.将十进制数(18)10 转换成八进制数是（B ）。
A. 20B.22C. 21D. 233. 十进制数53转换成八进制数应为（ D ）。
A. 62B.63C. 64D. 654. 当逻辑函数有n 个变量时，共有（ D ）种取值组合。
A. nB. 2nC. 2nD. 2n5. 为了避免干扰，MOS 与门的多余输入端不能（ A ）处理。
A. 悬空B. 接低电平C. 与有用输入端并接D. 以上都不正确6. 以下电路中可以实现“线与”功能的有（ C ）。
A. TTL 与非门B. TTL 或非门C. OC 门D. TTL 异或门7. 用6264型RAM 构成一个328K ⨯位的存储器，需要（ D ）根地址线。
A. 12B. 13C. 14D. 158. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）。
A. 没有触发器B. 没有统一的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关9. 用6264型RAM 构成3232K ⨯位的存储器，需要（ D ）片进行扩展。
A. 4B.8C. 14D.1610. 逻辑函数()F A A B =⊕⊕ =（ D ）。
A. A BB. AC. A B ⊕D. B11. 函数F ABC ABCD =+的反函数为（ C ）。
A. ()()F A B C A B C D =+++++ B. ()()F ABC ABCD =C. ()()F A B C A B C D =+++++D. F A B C A B C D =++++++12.在图1所示的T T L 电路中，输出应为（ B ）。
A . F ＝0 B. F ＝1 C. F ＝A D. F ＝A图113. 将F ABC A CD CD =++展开成最小项表达式应为（ A ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【最新整理，下载后即可编辑】数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。
）1、逻辑电路可以分为组合逻辑电路电路和时序逻辑电路电路。
2、数字电路的基本单元电路是门电路和触发器。
3、数字电路的分析工具是逻辑代数（布尔代数）。
4、（50.375）10 = （110010.011）2 = （32.6）165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有与、或、非。
7、逻辑真值表是表示数字电路输入和输出之间逻辑关系的表格。
8、正逻辑的与门等效于负逻辑的或门。
9、表示逻辑函数的4种方法是真值表、表达式、卡诺图、逻辑电路图。
其中形式惟一的是真值表。
10、对于变量的一组取值，全体最小项之和为1。
11、对于任意一个最小项，只有一组变量的取值使其值为1，而在变量取其他各组值时这个最小项的取值都是0。
12、对于变量的任一组取值，任意两个最小项之积为0。
13、与最小项ABC相邻的最小项有CA。
AB、C B A、BC14、组合逻辑电路的特点是输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件）。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T ’。
16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。
17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、状态方程 ）、 状态图 、 状态表 、 时序图 。
18、（251）10 =（11111011）2 =（FB ）16 19、全体最小项之和为 1 。
20、按照使用功能来分，半导体存储器可分为 RAM 和 ROM 。
21、RAM 可分为 动态RAM 和 静态RAM 。
22、存储器以 字 为单位组织内部结构，1个字含有 若干 个存储单元。
1个字中所含的位数（即存储单元的个数）称为字长。
字数与字长的乘积表示存储器的 容量 。
字数决定 存储器的地址线的颗数 ，字长决定 存储器的数据线的颗数 。
1、用公式化简下列逻辑函数（1）、B A B B A Y ++==A+B （2）、C B A C B A Y +++==1 （3）、C B A C B A Y +++==C B （4）、D C A ABD CD B A Y ++==AD （5）、CD D AC ABC C A Y +++==A+CD（6）、C B A C B A Y +++==1（7）、*CEFG BFE C A B A D A AD Y +++++==A+B+C （8）、)7,6,5,4,3,2,1,0()C ,B ,A (Y m ∑==1 （9）、*)7,6,4,3,2,1,0()C ,B ,A (Y m ∑==C A C A B ++（10）、)7,6,5,4()(0,2,3,4,6)C ,B ,A (Y m m ∑⋅∑==()C A A B A C =•+ （11）、()()()()B A D C A D C A D C A +++++++=CD B A + （12）、ABC C AB C B A C B A +++=A （13）、()C B ABC AB C A C B A +++++=C+AB （14）、CD AB A A CD ++++=A+CD （15）、BCD AB C A BC +++=BC+C A 2、用卡诺图化简（略）： （1）、Y （A ，B ，C ）=Σm(0,2,4,7) (2)、Y(A,B,C)=Σm(1,3,4,5,7)(3)、Y(A,B,C,D)=Σm(2,6,7,8,9,10,11,13,14,15) (4)、Y(A,B,C,D)=Σm(1,5,6,7,11,12,13,15) (5)、C A C B A C B A Y ++= (6)、C AB C B A BC A Y ++=(7)、Y （A,B,C ）=Σm(0,1,2,3,4)+Σd(5,7)(8)、Y(A,B,C,D)=Σm(2,3,5,7,8,9)+Σd(10,11,12,13,14,15) （9）、D C B A BD A d ABCD C B D B F +=++=, （10）、()∑=15,14,8,7,6,3,2,0F （11）、()∑=15,14,11,10,3,2F 3、设：AB Y1=，B A Y 1+=，B A Y 1⊕=。
已知A 、B 的波形如图题1-5所示。
试画出Y 1、Y 2、Y 3对应A 、B 的波形。
图题1-5解：4、已知真值表如表题1-6（a ）、(b)，试写出对应的逻辑表达式。
表题1-6（a ）表题1-6(b)1-6（a ）ABC C B A C B A C B A Y+++=1-6 （b ） 5、试用74LS151实现逻辑函数：()()()()BCDAC C D C AB B D B AC B B AC A D A BC ABCD C AB CD B A D C B A BCD A ABCD D ABC D C AB CD B A D C B A BCD A Y +=+++++++=++++=+++++=D解： …………………………（1）而74151的输出表达式为：∑==70i ii D m Y (2)比较（1）和（2）知： 只要令1,1,1,1,134567=====D D D D D ，其余的为0，则74151的输出端的表达式就是要求的逻辑函数：Y=A+BC6、用74138实现逻辑函数：Y=A+BC 解：所以，电路如下图所示：BCA B A C B A C AB ABC BCB A AB BC A Y ++++=++=+=C BCA Y +=34567C Y Y Y Y Y BC A C B A C B A C AB ABC BC A B A C B A C AB ABC BC B A AB BC A Y ••••=++++=++++=++=+=7、写出如图所示电路对应的真值表解：C B AC Y •=8、设某车间有4台电动机ABCD ，要求： （1） A 必须开机。
（2） 其他三台中至少有两台开机如果不满足上述条件，则指示灯熄灭。
试写出指示灯亮的逻辑表达式，并用与非门实现。
设指示灯亮为1，电动机开为1。
解：根据题意可得到如下的真值表A B C D L 1 0 0 0 0A B C Y Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 1BCC A Z •=1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 1由真值表可得到如下的卡诺图：由卡诺图可得：B CCDB DL++=由真值表可知，A=1。
所以最终的表达式为：L = A（BD+CD+BC）= ABD+ACD+ABC经过恒等变形得：ABCACDABDABCACDABDL••=++=由表达式可得到如图所示的电路图&00&00&00&00ABCL9、举重比赛有3个裁判员A、B、C，另外有一个主裁判D。
A、B、C裁判认为合格时为一票，D裁判认为合格时为2票。
多数通过时输出F=1，试用与非门设计多数通过的表决电路。
解：根据题意可得到如下的真值表：由真值表可得如下卡诺图：所以，表达式如下：BD A ABC D B A CD F +++=将表达式进行恒等变换得：BDA ABC DB A CD BD A ABCD B A CD F •••=+++=逻辑电路图如下：&&00&0000&0000&0000&&A BC DF1 1 1 0 1 1 1 1 1 110、已知下降沿有效的JK触发器CP、J、K及异步置1端d S、异步置0端d S的波形如图题4-4所示，试画出Q的波形（设Q 的初态为0）。
图题4-4解：11、设图题4-11中的触发器的初态均为0，试画出对应A、B的X、Y的波形。
解图题4-1112、触发器电路如图所示，试画出Q的波形Q解：由图可知，J = A+B ，K = A 。
先画出A+B的波形，再画Q的波形。
波形如下：13、试画出用1024×4位的RAM 扩展成4096×4位的RAM 接线示意图。
解：需要4片1024×4的RAM ，因为是字数的扩展，所以，需要增加2颗地址线，经过译码后分别选中4片中的一片，具体电路如下：A0-A9A10A11CSCSCSCSA0-A9A0-A9A0-A9A0-A9D0-D3D0-D3D0-D3D0-D3D0-D3译码器1024×41024×41024×41024×414、试分析如图所示时序电路，要求列出状态表，画出状态图，并说出它的逻辑功能。
解：（1）写方程 由图可知： CP 0=CP 1=CP（2）由状态方程可得如下的状态表和状态图n n n nQ Q Q K Q J 01100101•===+n n n nQQ QK Q J 01111011•===+（3）由状态图可知，该逻辑电路是一个具有自启动功能的同步三进制加法计数器。
15、请用负跳沿JK触发器设计一个同步五进制减法计数器。
解：原始状态图如下：编码后的状态图如下：由状态图可得到如下的状态表：nQ1nQ11+nQ10+nQ0 0 0 10 1 1 01 0 0 01 1 0 0由状态表可得到驱动方程和输出方程：输出方程：nnn QQQF12•=驱动方程：nnnnnnnQKQJQQQQQ12111211==∴+=+()nnnnnnQQKJQQQQ12212121+==∴++=+1)(12121=+=∴+=+KQQJQQQQnnnnnn所以，可得到如下电路图：JQQKSETCLRJQQKSETCLRJQ Q KSETCLR>=100&00&00001CPF1验证能否自启动（略）16、用74161设计一个五进制计数器解：可利用异步清零方式或置数方式来实现，下面用置数方式来实现。
由74161的功能表可知，它是同步置数。
要构成5进制计数器，应该保留0000-0100五个状态，舍掉0101-1111十一个状态，利用与非门对第五个状态0100译码，产生置数信号0并送至LD 端，置数的数据为0000。
这样在下一个时钟脉冲正跳沿到达时，计数器置入0000状态，使计数器按五进制计数。
具体电路如下：。