2012数字电子技术练习题A
数字电子技术考试试题A(定稿)
第二学期《数字电子技术》考试试卷（A 卷）（闭卷 时间120分钟）一、填空题（每空1分，共15分）1、十进制数73.75的二进制数为__1001_001________，8421BCD 码为_01110011，01110101___________________2、当TTL 与非门的输入端悬空时相当于输入为 电平。
3、在数字电路中，不论哪一种逻辑门电路，其中的关键器件是MOS 管或BJT ，它们均可以作为_________器件。
4、时序逻辑电路在CP 脉冲作用下，由无效状态自动回到有效序列称为电路具有_________。
5、TTL 反相器的输入级由BJT 构成，输出级采用推拉式结构，其目的是为了________________和增强带负载的能力。
6、当七段显示译码器的输出为高电平有效时，应选用共_____极数码管。
7、用4个触发器可以存储________位二进制数。
题 号 一 二 三 四 五 总分 得 分阅卷人院/系 年级 专业 姓名 学号答 题 勿 超 装 订 线------------------------------装---------------------------------------------订----------------------------------------线----------------------------------------得分8、如果对键盘上108个符号进行二进制编码，则至少要______位二进制数码。
9、时序逻辑电路分为同步时序和_____________两大类。
10、几个集电极开路与非门（OC 门）输出端直接相连，配加负载电阻后实现_______功能。
11、表达式C B C B A F +=能否产生竞争冒险 （可能/不可能）。
12、表达式C AB F +=，用与非门实现的表达式是 。
13、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz ，经过 ms 可转换为4位并行数据输出。
数字电子技术期末试卷标准答案及评分标准(A卷)
班级：__________ 学号: __________姓名: __________阅卷教师: _____________ 成绩: _______________一、判断题（将答案添入下表，每题1分，共10分。
正确选“√”，错误选“×”） 1 2 3 4 5 6 7 8 9101．在时间和幅度上都断续变化的信号是数字信号，因为说话时语音是断续的，所以是数字信号。
（ ）2．若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。
（ ） 3．N 变量逻辑函数全部2N 个最大项之积恒等于1。
（ ） 4．因为逻辑表达式A+B+AB=A+B 成立，所以AB=0成立。
（ ）。
5．TTL 集电极开路门输出为１时由外接电源和电阻提供输出电流。
（ ） 6．异步时序电路是指的各级触发器类型不同的电路。
（ ）7．D 触发器的特征方程Q n+1=D ，而与Q n 无关，所以，D 触发器不是时序电路。
（ ） 8．D/A 转换器的最大输出电压的绝对值可达到基准电压V REF 。
（ ）9．施密特触发器可用于将正弦波变换成三角波。
（ ）10．SRAM 是指静态RAM ，DRAM 是指动态RAM ；对相同容量的SRAM 和DRAM 而言，前者造价高，响应速度也快。
（ ）二、试将下列函数化为最简与或形式（10分，每题5分，要有解题步骤，否则不给分）（1）D C B A D C B A D B A AD Y +++=（2）化简逻辑函数D C B A BCD A D C B A D C B A F ⋅⋅++⋅⋅=),,,(；给定约束条件：0=+++⋅+⋅++⋅D C B A D ABC ABCD D C B A D C AB D C B A CD B A三、已知电路如图所示，写出F1、F2、F3、F 与输入变量A 、B 、C 、D 之间的逻辑表达式。
（本题10分）阅卷教师: _____________ 成绩: _______________四、设计一个能被2 或3 整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。
数字电子技术综合试题
《数字电子技术》综合试题(A)一、单选题(每题1分)1. 二进制数1110111.11转换成十进制数是 （ ）。
A ．119. 125B ．119. 3C ．119 . 375D ．119.75 2. 已知逻辑函数的真值表如下，用卡诺图化简其逻辑表达式是（ ）。
A ．C Y = B ．ABC Y = C ．C AB Y += D ．C AB Y +=图1－13. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。
A ．与门B ．非门C ．或门D ．与非门 4. 根据反演规则，E DE C C A Y ++⋅+=)()(的反函数为（ ）。
A. E E D C C A Y ⋅++=)]([B. E E D C C A Y ⋅++=)(C. E E D C C A Y ⋅++=)(D. E E D C C A Y ⋅++=)( 5. 为实现数据传输的总线结构，要选用( )门电路。
A 或非 B OC C. 三态 D 与或非6. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。
A 与非门B 或非门C 三态门D OC 门7. TTL 与非门的关门电平是0.8V ，开门电平是2V ，当其输入低电平为0.4V ，输入高电平为3.2V 时， 其低电平噪声容限为( )。
A 0.4VB 1.2VC 1.8VD 2.4V 8. 门电路的平均传输延迟时间是（ ）。
C t pd =(t PHL + t PLH )/2 D t pd =(t PHL - t PLH )/29. 维持一阻塞D触发器是( )。
A下降沿触发 B上升沿触发C高电平触发 D低电平触发10. 能把缓慢变化的输入信号转换成矩形波的电路是 ( )。
A 单稳态触发器；B 多谐振荡器；C 施密特触发器；D 边沿触发器二、判断题(每题1分)1. 格雷码具有任意两组相邻代码之间只有一位不同的特性。
（）2. 逻辑函数表达式的化简结果是唯一的。
数字电子技术试卷试题答案汇总(完整版)
;..
.
A2
Y0
A1
Y1
A0
Y2
74LS138 Y3
STA
Y4
STB
Y5
STC
Y6 Y7
3．74LS161 是同步 4 位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制 计数器，并画出其状态图。（8 分）
74LS161 逻辑功能表
CTP CTT CP Q3 Q2 Q1 Q0 CR LD
12．函数 F=AB+BC，使 F=1 的输入 ABC 组合为(
)
A．ABC=000
B．ABC=010 C．ABC=101
D．ABC=110
13．已知某电路的真值表如下，该电路的逻辑表达式为(
A． Y C B. Y ABC
C． Y AB C
)。 D． Y BC C
ABCYABCY
00001000 00111011 01001101 01111111
（
A、施密特触发器的回差电压ΔU=UT+-UT-
;..
） B、施密特触发器的回差电压越大，
.
电路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能
力越强
9、下列说法正确的是
（
）
A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态
C、多谐振荡器有两个暂稳态
10、下列说法正确的是
四、化简逻辑函数 1、
;..
.
2、 五、画波形图 1、
2、
六、设计题 1、
2、
七、数 制转换 （156）10=（10011100）2=（234）8=（9C）16 （111000.11）2=（56.75）10=（ 70.6）8 八、分析题
数字电子技术试题库及答案
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
数字电子技术基础I复习题A
数字电子技术基础I复习题A一、选择题，1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。
A B C D2.下列几种TTL电路中，输出端可实现线与功能的电路是（D ）。
A、或非门B、与非门C、异或门D、OC门3．要将方波脉冲的周期扩展10倍，可采用（C ）。
A、 10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器4.如图所示电路为由555定时器构成的（A ）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5．某电路的输入波形u I和输出波形u O如下图所示，则该电路为（C ）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器6.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接VCC7、已知逻辑函数C+=与其相等的函数为（D ）。
ABY+BCAAB+A、ABB、CAB+ D、CABAB+ C、C8、一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出。
A、4B、6C、8D、169、请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器B、寄存器C、译码器D、触发器10、下列几种A/D转换器中，转换速度最快的是（A ）。
A 、并行A/D 转换器B 、计数型A/D 转换器C 、逐次渐进型A/D 转换器 D 、双积分A/D 转换器二、判断题（ V ）1．OC 门的输出端可并联使用。
（ X ）2．当TTL 门输出电流I OH =0.4mA, I OL =16mA,I IH =40μA ,I IL =1mA 时N=16。
（ V ）3．N 进制计数器可以实现N 分频。
（ X ）4．组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，，还与电路原来的状态有关。
（ V ）5．单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。
数电试题及答案(共11套)
《数字电子技术基础》试题一一、 填空题（22分 每空2分）1、=⊕0A A , =⊕1A 。
2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1 。
3、单稳态触发器中,两个状态一个为 稳态 态，另一个为 暂稳态 态.多谐振荡器两个状态都为 暂稳态 态， 施密特触发器两个状态都为 稳态 态.4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关，而与 电路的原先状态 无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为 0.1V 。
6、一个四选一数据选择器，其地址输入端有 2 个。
二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
离线作业3：《数字电子技术A》主观题参考答案
数字电子技术A第1次作业四、主观题(共15道小题)7.如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。
试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
参考答案：8.电路如图7所示，图中74HC153为4选1数据选择器。
试问当MN为各种不同输入时，电路分别是那几种不同进制的计数器。
参考答案：MN=00 8进制计数器，MN=01 9进制计数器，MN=10 14进制计数器，MN=11 15进制计数器.9.发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。
试在图b中填写输出逻辑函数L的卡诺图（不用化简）。
(a)(b)参考答案：输出逻辑函数L的卡诺图如图A3所示。
10.用逻辑代数证明下列不等式参考答案：11.将下列各式转换成与–或形式参考答案：12.利用与非门实现下列函数L=AB+AC参考答案：13.利用与非门实现下列函数参考答案：14.利用与非门实现下列函数参考答案：15.用卡诺图法化简下列各式参考答案：16.用卡诺图法化简下列各式参考答案：17.用卡诺图法化简下列各式参考答案：18.用卡诺图法化简下列各式参考答案：19.参考答案：20.参考答案：21.参考答案：数字电子技术A第2次作业四、主观题(共12道小题)4.参考答案：各电路输出端的波形如图A1所示。
5.参考答案：6.已知逻辑函数：画出逻辑函数F1、F2和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。
参考答案：逻辑函数F1、F2和F的卡诺图如图A2所示。
化简并变换逻辑函数F得逻辑图略7.分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能.参考答案：8.用数据选择器组成的多功能组合逻辑电路如图4所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术练习题A
一、填空题
1．逻辑电路的竞争冒险是由于电路中存在（ 延迟 ）引起的.
2．由开关组成的逻辑电路图所示，设开关A 、B 分别有如图所示为“0”和“1”两个状态，则电灯HL 亮的逻辑式为 （ F ＝A ’B+AB ’或 F
A B
=⊕ ）
3．已知图中的电路都是由TTL 门电路构成的。
（ B ）电路是正确的。
4. 用555定时器构成的施密特触发器，电源电压为15V ，控制端通过电容接地，则回差电压为( 5 )V 。
5. )('
CD B B A Y +=则其对偶式D
Y
为（ A ’+B+B(C+D) ）。
二、单项选择题
1. 已知某电路的真值表如下，该电路的逻辑表达式为 C 。
A.C Y = B.ABC
Y
= C.C
AB Y += D.'Y BC C
=+
2. 下列关于异或运算的式子中，不正确的是 B A.A ⊕A=0 B.1=⊕''A A C.A ⊕0=A D.A ⊕1='A
3. 下列门电路属于双极型的是 A
74161（1）74161（2）
A.OC门
B.PMOS
C.NMOS
D.CMOS
4. 下列电路中，不属于组合逻辑电路的是 C 。
A.译码器
B.全加器
C.寄存器
D.编码器
5. 如图所示的电路，输出F的状态是
D
A.A
B.A
C.1
D.0
三、化简题
1.F=AD+A'
D+AB+'A C+BD+ACEF+'B EF+DEFG
化简FA+C+ BD+'B EF
2.F（ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)
化简F=C’+B’D’四、画图题
1. 试用二进制加法计数器74LS161芯片设计一个完整的19进制计数器。
用LD
74161功能表
注：Q3为最高位，Q0为最低位
以下为画图
74161（1）74161（2）
&
该题还有其它方法，可按此平分方法平分。
2. D触发器各输入端的波形如图所示，试画出Q端对应的电压波形。
以下为画图
五、分析题
根据555的功能表对下图所示电路进行分析。
(15 分)
问：
1．该电路是由555定时器构成的什么电路？
2．在右图上标出Vc及V o的波形，并标出输出脉冲宽度tw位置和Vc达到最大值时的数值.
3．tw和哪些元器件取值有关?
555集成电路功能表
1、构成单稳态触发器
2、
3、tw和R C1元器件取值有关
六、计算题
两片555定时器组成的电路如图所示。
(1) 在图示元件参数条件下，估算v O1和v O2端的振荡周期T 各为多少？ (2) 说明电路具备何种功能？
(3) 若在555芯片的控制输入(5脚)端改接+4V 的V R ，对电路的参量有何影响？
解：（
1）v O1，v O 2，的振荡周期分别为0.7S 和0.14mS 。
（2）间歇振荡器。
（3）V R =4V 时，v O1，v O 2，的振荡频率均下降。
七、设计题
设计一个四变量的多数表决电路，当输入变量A 、B 、C 、D 有3个或3个以上输出为1，输入为其他状态是输出为0。
要求：（1）列出真值表；（2）写出表达式；（3）用八选一数据选择器实现。
解：（1）真值表：
5μ
（2）表达式：''''
Y A BCD AB CD ABC D ABCD ABCD
=++++（3）用八选一数据选择器实现：。