论文 基于FPGA的单片机仿真器设计
FPGA仿真方法介绍及其仿真程序设计
FPGA仿真方法介绍及其仿真程序设计一、概述FPGA仿真方法：（1）交互式仿真方法：利用EDA工具的仿真器进行仿真，使用方便，但输入输出不便于记录规档，当输入量较多时不便于观察和比较。
（2）测试平台法：为设计模块专门设计的仿真程序，可以实现对被测模块自动输入测试矢量，并通过波形输出文件记录输出，便于将仿真结果记录归档和比较。
二、仿真程序的设计方法1 仿真的三个阶段（1）行为仿真：目的是验证系统的数学模型和行为是否正确，对系统的描述的抽象程度较高。
在行为仿真时，VHDL的语法语句都可以执行。
（2）RTL仿真：目的是使被仿真模块符合逻辑综合工具的要求，使其能生成门级逻辑电路。
在RTL仿真时，不能使用VHDL中一些不可综合和难以综合的语句和数据类型。
该级仿真不考虑惯性延时，但要仿真传输延时。
（3）门级仿真：门级电路的仿真主要是验证系统的工作速度，惯性延时仅仅是仿真的时候有用在综合的时候将被忽略。
2 仿真程序的内容（1）被测实体的引入。
（2）被测实体仿真信号的输入。
（3）被测实体工作状态的激活。
（4）被测实体信号的输出（5）被测实体功能仿真的结果比较，并给出辨别信息（6）被测实体的仿真波形比较处理3 仿真要注意的地方（1）仿真信号可以由程序直接产生，也可以用TEXTIO文件产生后读入。
（2）仿真程序中可以简化实体描述，省略有关端口的描述。
仿真程序实体描述的简化形式为：ENTITY 测试平台名ISEND 测试平台名；（3）对于功能仿真结果的判断，可以用断言语句（ASSORT）描述。
（4）为了比较和分析电子系统的功能，寻求实现指标的最佳结构，往往利用一个测试平台对实体的不同结构进行仿真，一般是应用配置语句为同一被测实体选用多个结构体。
CONFIGURA TION 测试平台名OF 被测实体名ISFOR 被测实体的A的结构体名END FOR;END 测试平台名；同样，若选用结构体B，则配置语句可写为：CONFIGURA TION 测试平台名OF 被测实体名ISFOR 被测实体的B的结构体名END FOR;END 测试平台名；4 VHDL仿真程序结构测试平台仅仅是用于仿真，因此可以利用所有的行为描述语言进行描述，下表表示了一个测试平台所包含的部分，典型的测试平台将包括测试结果和错误报告结果。
基于单片机和FPGA综合开发平台设计
代永红， 师， 讲 在读 博 士 ， 要研 究 方 向： 主 ＡＲＭ， Ｐ Ｆ ＧＡ。
３ ４
科 技创 新导报 Ｓ ｉｎ ｅａ ｄＴ ｃ ｎ ｌ ｙ Ｉ ｏ ａ ｉ ｅａ ｃｅ ｃ ｎ ｅ ｈ ｏｏ ｎ ｖ ｔ ｎ Ｈ ｒｌ ｇ ｎ ｏ ｄ
技 ｄ ｃ ｏｇ Ｉｏ ｅｅｎ Ｔ ｈ ｌ ｖ ｎ
参 考 文 献
京 ： 京 航 空 航 天 大 学 出版 ， ０ ８ 北 ２０ ． ［】马 克 斯 菲 尔 德 （ ） 著， Ｐ Ａ权 威 指 ２ 英 编 Ｆ Ｇ
南 ［ ． 生 海 ，译 ． 京 ： 民 邮 电 出 Ｍ］ 杜 北 人 版 社 ， ０ ２． ２１
输 入 。另外 使 用 ＡＳｌ７ ． ５ 为 Ｆ Ａ供 【】徐 玮 ， 建 良 ． 片 机 快 速 入 门 【 ． １一１２ Ｖ ＰＧ ｌ 沈 单 Ｍ】北
湖北武汉
４０ ０ ） ３ ００
摘
要： 机和Ｆ Ｇ 是 目 单片 ＰＡ 前电子设计常用的两种芯片。 本综合开发 台结合二者的优点， 平 利用了 片 单 机和Ｆ Ｇ 稳定， ＰＡ 高速的特点， 设计了 电源模
块 ， 泺 壕码和 解码 模 块 ， 形产生模 块 ， 信 波 调制 信号产生模 块 ，异调模 块 ， ／ （／ ） 块 ， 盘模 块 和 语 音模 块午 ， Ｊ Ａ Ｄ ＤＡ 模 键 使开 发电子产品 或对 学生 进行
教学． 培训变得更加快速和方便 。 关键词 ： 机 Ｆ Ｇ 开发平台 单片 ＰＡ 中图分类号 ： Ｐ ９ Ｔ ３１ 文献标识码 ： Ａ
文章 编号： ６４ ０８ （０２０（ － ０４ ０ １７－ ９Ｘ ２ １） ｃ ０３ － ２ ９）
随 着 电子 技 术 的 发 展 ， 独 利 用 单片 整 个 开发 板 的 设 计、 线 及 实现 等 功 能 ， 单 布 机 或 Ｆ ＧＡ进 行 电子 开 发 或 对学 生 进 行训 又 为 学 生 在 电 子 产 品 开 发 或 训 练 方 面 带 Ｐ 练 已显 得 力不从 心 。 时 ， 学 校 实践 教学 来 方便 。 同 在 中 ， 纯 的 理 论 学 习或 购 买 已经 成 型 的仪 单 器设 备 不利 干 学 生 对 所 学 知 识 的 理 解 。
基于FPGA的GPSC／A码仿真器的设计与实现
工 单一 芯 片 内 已可容 重要 的意义 ． Ｐ 星信 号 包 括载 波 信 号 、 Ｇ Ｓ卫 测距 码 成 电路 ） 艺水 平 的不 断 提高 ， 纳 上百 万个 晶 体 管 ． 使 得 Ｆ Ｇ 芯 片 的 规 模 也 这 ＰＡ 和数 据 码 ． 中 的测 码 粗 码 即 Ｃ Ａ 码 （ ｏｒｅ 其 ／ Ｃ ａｓ 目前 ， 其单 片逻 辑 门数 已 达 到数 十万 门 Ａ ｑ ｉｔ ｎＣ ｄ ） 了作 为 粗 测 码外 ， 由于其 具 越 来越 大 ， ｃ ｕｓｉ ｏ ｅ 除 ｉｏ 还 用 有 码长 短 ， 于捕 获 的特 点 而 作 为 Ｇ Ｓ卫 星 信 号 甚 至百 万 门 以上 ． 它 设 计 的逻 辑 电路 具 有 编 程 易 Ｐ
ＲＵＡＮ ｎ Ｐ Ｆａ ｇ， ＡＮ ｅ ｇ ｓ ｅ ｇ Ｃｈ ｎ —ｈ ｎ
（ ｈ ｎ ａ ｇＬ ｇｎ ｎ ｖｒｉ ， ｈ ｎ ｍ ｇ １０ ６ Ｃ ｉａ Ｓ ｅ ｙ ｎ ｉｏ ｇ Ｕ ｉ ｓ ｙ Ｓ ｅ ｙ ａ １ １ ８， ｈｎ ） ｅ ｔ
Ａｂ ｔ ａｃ ： ｅ ｉ ｌ ｍｅ ｔｔｏ ｆＧＰＳ Ｃ／Ａ ｏ ｉ ｌｔ ｒｉ ｎ ｒ ｄ ｅ ． Ｔ ｅ ｉｎ ｐ ｉ ｉ ｓ ｒ ｔ Ｔｈ ｍｐ ｅ ｎ ａｉ ｎ ｏ ｃ ｄｅ ｓｍｕ ａｏ ｓ ｉｔｏ ｕｃ ｄ ｈｅ ｄ ｓｇ ｒｎｃ—
方便 、 易修 改 、 度 快 、 能 稳 定 、 速 性 可靠 、 计 周 期 设
收 稿 日期 ：０ ７—１ ２０ １—１ ３
短、 价格 相对 较低 等特 点． 计 人员 在 很 短 的时 间 设 内就 可完 成 电路 的输 入 、 译 、 化 、 编 优 仿真 ， 至 最 直
项 目基金： 国家“６ ” ８３ 计划 重点资助项 目（ ０６ Ａ ０ ２ ３ ； ２０ Ａ ７ １ １ Ｂ） 武器
基于FPGA的单片机设计
……………………. ………………. …………………山东农业大学 毕 业 论 文 题目： 基于FPGA 的单片机设计——CPU 的研究设计院 部 信息科学与工程学院专业班级 电子信息科学与技术1班届 次 2012 届学生姓名 于涛学 号 20085043指导教师 王成义 副教授二O 一二 年 六 月 十六 日装订线 ……………….……. …………. …………. ………目录1 绪论 (1)1.1 EDA技术及其发展 (1)1.1.1 CAD 阶段 (1)1.1.2 CAE 阶段 (2)1.1.3 EDA 阶段 (2)1.2 可编程逻辑器件的发展概况 (3)1.3 FPGA／CPLD 概述 (4)1.4 软件：Quartus II (6)1.5 项目研究意义 (6)2 单片机原理与分析 (8)2.1 80C51单片机内部结构 (8)2.2 CPU 结构 (8)2.3 80C51 的片内存储器 (10)2.4 80C51的I/O 口及功能单元 (11)2.5 80C51的特殊功能寄存器（SFR） (11)2.6 定时器/计数器 (11)2.7 中断系统 (11)2.8 单片机指令分析 (12)3 CPU 模块中control设计方法论述 (14)3.1 有限状态机的设计方法论述 (14)3.2 CONTROL(控制模块) (16)4 存储器模块的 VHDL 语言实现 (19)4.1 RAM 单元的设计实现 (19)4.2 ROM 单元的设计实现 (19)5 结论 (21)参考文献 (22)致谢 (23)附录 (24)Contents1 Introduction (1)1.1 EDA technolog and its developmen (1)1.1.1C A D s t a g e (1)1.1.2 CAE stage (the early 1980s, early 1990s 20th Century) (2)1.1.3 EDA phase (since the 1990s) (2)1.2 Overview of the development of programmable logic devices (3)1.3 The FPGA / the CPLD Overview (4)1.4 Software: the Quartus II (5)1.5 Significance of research projects (6)2 Microcontroller Theory and Analysis (8)2.1 8051 the internal structure of (8)2.2 CPU architecture (8)2.3 The 80C51 on-chip internal memory (10)2.4 The 80C51 I / O ports and functional units (10)2.5 80C51 special function registers (SFRs) (10)2.6 Timer / counter (11)2.7 Interrupt system (11)2.8 MCU instructions that an analysis (11)3 Control design methods discussed in the CPU module (13)3.1 The finite state machine design methods discussed (13)3.2 CONTROL (control module) (15)4V H D L l a n g u a g e o f t h e m e m o r y m o d u l e (17)4.1 The design and implementation of the RAM cell (17)4.2 Design and Implementation of the ROM unit (17)5C o n c l u s i o n s (18)References (19)Acknowledgments (21)Appendix (22)基于FPGA的单片机设计——CPU的研究设计2008级电子信息科学与技术1班于涛指导老师王成义职称副教授【摘要】伴随着集成电路(IC)技术及EDA技术的发展，当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。
基于FPGA硬件设计和仿真方法探索与研究的开题报告
基于FPGA硬件设计和仿真方法探索与研究的开题报告一、研究背景FPGA是一种可编程逻辑器件，它可以通过配置其内部的可编程逻辑单元，实现任何数字电路的功能。
因此，FPGA通常被用于数字集成电路的设计和实现。
随着FPGA技术的发展和进步，FPGA已经成为了一种非常重要的数字集成电路设计工具，广泛应用于计算机硬件设计、信号处理、图像处理、通信系统等领域。
本课题基于FPGA硬件设计和仿真方法，探索研究数字电路的设计和实现。
本课题通过研究FPGA的内部结构和原理，掌握FPGA的硬件设计和仿真方法，实现数字电路的设计和实现。
本课题主要研究内容包括：1. FPGA的内部结构和原理的研究。
2. FPGA的硬件设计和仿真方法的探索和研究。
3. 数字电路的设计和实现。
二、研究目的本课题旨在通过研究FPGA的硬件设计和仿真方法，探索数字电路的设计和实现，达到以下目的：1. 掌握FPGA的内部结构和原理，深入了解FPGA的工作原理。
2. 了解FPGA的硬件设计和仿真方法，提高数字电路设计和仿真的效率。
3. 实现数字电路的设计和实现，研究其在计算机硬件设计、信号处理、图像处理、通信系统等领域的应用。
三、研究内容和方法3.1 研究内容本课题主要研究内容包括FPGA的内部结构和原理、FPGA的硬件设计和仿真方法探索和研究以及数字电路的设计和实现。
1. FPGA的内部结构和原理的研究（1）FPGA的基本结构和功能。
（2）FPGA的逻辑单元和寄存器的结构和功能。
（3）FPGA的编程方式和存储器的工作原理。
2. FPGA的硬件设计和仿真方法的探索和研究（1）FPGA硬件设计开发工具的使用。
（2）FPGA硬件仿真开发工具的使用。
（3）FPGA的RTL设计和Verilog语言的掌握。
3. 数字电路的设计和实现（1）数字电路的基本原理和数电基础知识。
（2）数字电路的设计方法和流程。
（3）数字电路的实现和调试方法。
3.2 研究方法本课题的研究方法主要包括文献资料查阅和实验研究。
基于FPGA的模拟信号检测处理系统设计与仿真毕业论文
毕业论文基于FPGA的模拟信号检测处理系统设计与仿真摘要：本次课题是基于FPGA设计。
实际上仍然采用VHDL语言编写源程序，并且通过Max+PlusⅡ10.0进行编译、仿真和下载实现其功能。
模拟信号检测处理系统大致结构可以分为七个主要部分，即：8位二进制循环加法计数器、数据锁存器、数据处理模块、片选信号模块、进制转换模块、小数点控制模块和七段译码显示模块等。
另外，在进行数据比较时上升沿和下降沿都会有毛刺出现，所以在CPLD的输入管脚出添加了消抖动模块。
整体上看来，模块间的布局与功能衔接都是非常重要的。
模拟信号的检测及处理可以在数字电子的基础上实现。
本次课题把它纳入计算机编程行列。
理论的软件仿真可以通过，这样就利用FPGA建模系统可以大大简化操作流程，减少器材用量，并且还可以把这一功能用集成芯片的方式构造，最后使其运作成本降低，携带十分方便。
最关键部位采用FPGA可编程器件，借助于大规模集成的FPGA和高效的设计软件。
通过直接对芯片结构的设计能够实现模拟信号检测处理的功能。
这个检测系统完全采用数字化的测量，采用VHDL硬件描述语言，以FPGA器件作为控制的核心，使整个系统显得精简，能达到所要求的技术指标。
相比较其他传统的检测系统具有灵活的现场更改性，还有处理速度快，实时性好、精确可靠、抗干扰性强等优点。
关键词：FPGA、CPLD、VHDL；数模（D\A）转换、8位加法计数、数据锁存、数据处理、七段译码显示；The design of the simulated signal detection processingsystem and emulates based on FPGAAbstract: Program is designed based on FPGA. Actually, still compile source program with VHDL language, and through Max + PlusⅡ10.0 compile, emulate and download realization its function. Imitate signal detection processing system approximately structure can divide into 7 major parts：the 8 circulating addition counter and data lock of binary system store ware and data handling modular and flat choose signal modular , enter system conversion modular and the control modular of radix point with 7 decode to show modular. Additionally, when carrying out data to compare go up along with drop along metropolis have the burr that appears , so in the input pin of CPLD have added to eliminate shake modular. On whole, seem that it is very important that function and the layout between modular join.Handling and the detection of simulated signal can realize on the foundation of digital electron. Program fits it into computer programming ranks. Theoretical software emulation can pass , so build mould system using FPGA can simplify operating process greatly, reduce equipment to use quantity , and can still construct this function with the way of integrated chip, make its running cost reduce finally, it is very convenient to carry. The most crucial position adopts FPGA but programming device, have the aid of in the design software of efficiency and FPGA of large scale integration. Through directly realizing simulated signal for the design of chip structure the function of detection handling. This measure of testing system that adopts digitlization completely describes language with VHDL hardware, so as FPGA device is the core of control, makes entire system look to retrench , can reach the technical index that will be beged. The testing system that compares with more other traditions has the flexible change on-the-spot, still have handling speed rapid, real time the good, accurately reliable strong etc. advantage of interference rejection.Keywords: FPGA \CPLD\ VHDL; Digital-to-analogue ( D \ A ) change , 8 additions count , data handling , 7 decode to show;第1章绪论1.1 序言随着科学技术的进步，电子器件和电子系统设计方法日新月异，电子设计自动化（Electronics Design Automation，EDA）技术正是适应了现代电子产品设计的要求，吸收了多学科最新成果而形成的一门新技术。
基于 FPGA 的硬件协仿真器设计
Ｆ Ｐ Ｇ Ａ 板逻辑资源不 能满 足需要。这时可 以将 多块板级联 ，构成 多板协仿真系统。 多板级联 的物 理接 口标 准为 Ｉ Ｄ Ｅ标 准双
排４ ０针 排 线 ， 连 接 线 接 口 为 捅 孔 ， 扳 上 连 接 器接 口为 排针 。两排 信 号中，一 排设 计为 Ｇ ＮＤ （ 电路 信 号 地 ），另 一排 设 计 为 ＧＰ Ｉ Ｏ（ 通
Ｆ Ｐ Ｇ Ａ硬 件 协 仿 真 器 是 验 证 Ａ ｓ Ｉ ｃ 设 计 原 型 的 重要 工 具 为 了实 现 高度 灵活 的 Ｓ Ｙ Ｓ Ｇ Ｅ Ｎ系统 的 硬 件
协 仿真 ，选 用 Ｘ ｉ ｌ ｉ Ｆ Ｉ Ｘ公 司 Ｆ Ｐ Ｇ Ａ ， 设 计 了板 间数 据 和 时 钟 接 口， 实现
ｔ ｈ ｅ Ａ ｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｏ ｆ Ｃ ｏ ｍｐ ｕ ｔ ｅ ｒ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ・ 计算机技 术应用
பைடு நூலகம்
基于 Ｆ Ｐ Ｇ Ａ的硬件协仿真器 设计
丈／ 徐迪 宇 梁尧 胥 小武
软 什仿 真 的实 【 Ｉ １ ｆ 比特 级 对 比验 证 。
当 硬 件 验 证 的 逻 辑 算 法 比 较 复 杂 时 ， 单
目前 ， 圉 内 外 使 用 商 用 硬 件 仿 真 器 做 ｃ逻辑 功能验 证， 具有速度 快、真实 系统 ＿ Ｆ 和支持软硬件 并行开发的特点。但是在无
量 信 逻 辑 算 法 验 汪 中 ， 硬 件 仿 真 器 不 包 含 无
图４ ：手势识 别
开 始运行后 ，先设置定时器 ｌ ， 使 之 产 生 ０的 波 特 率 。 然 后 打 开 串 口， 设 定 为 串 行
而成。
基于FPGA的单片机仿真器设计
基于FPGA的单片机仿真器设计
曹健雄;严壮志
【期刊名称】《中国医疗器械杂志》
【年(卷),期】2010(034)006
【摘要】基于FPGA的仿真器是目前高端单片机仿真器的发展方向.文章结合FPGA的结构和技术特点,着重描述了海尔HR6P系列单片机仿真器的软硬件设计,提供了一种集成度高、性能可靠、价格低廉、携带方便的仿真器设计方案.
【总页数】4页(P424-426,441)
【作者】曹健雄;严壮志
【作者单位】上海大学通信与信息工程学院,上海市,200072;上海大学通信与信息工程学院,上海市,200072;上海大学生物医学工程研究所,上海市,200072
【正文语种】中文
【中图分类】TP337
【相关文献】
1.基于FPGA的NoC仿真器的设计与实现 [J], 王江峰;宋庆增;张静;武继刚
2.基于FPGA集群的脉冲神经网络仿真器设计 [J], 李康;张鲁飞;张新伟;郁龚健;刘家航;吴东;柴志雷
3.基于FPGA的有源配电网实时仿真器高速网络通讯接口设计 [J], 赵利刚;黄冠标;翟鹤峰;洪潮;王长香;甄鸿越
4.基于FPGA的大规模仿真器的设计与实现 [J], 李鑫儒;张建军;范玉进
5.基于FPGA的多节点电力线信道仿真器的设计与实现 [J], 王毅;邓子乔;马郭亮;温慧安;叶君;侯兴哲;孙洪亮;郑可
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
424基于FPGA 的单片机仿真器设计文章编号：1671-7104(2010)06-0424-03【作 者】【摘 要】【关 键 词】【中图分类号】【文献标识码】【 Writers 】【 Abstract 】【Key words 】 曹健雄1，严壮志1,21 上海大学通信与信息工程学院，上海市，2000722 上海大学生物医学工程研究所，上海市，200072基于FPGA的仿真器是目前高端单片机仿真器的发展方向。
文章结合FPGA的结构和技术特点，着重描述了海尔HR6P系列单片机仿真器的软硬件设计，提供了一种集成度高、性能可靠、价格低廉、携带方便的仿真器设计方案。
单片机；仿真芯片；可编程逻辑器件（FPGA）；调试TP337A doi:10.3969/j.isnn.1671-7104.2010.06.010Cao Jianxiong 1, Yan Zhuangzhi 1,21 School of Communication and Information Engineering, Shanghai University, Shanghai, 2000722 Institute of Biomedical Engineering, Shanghai University, Shanghai, 200072Applying FPGA technology in the emulator design becomes more and more popular. This paper describes the hardwareand firmware design for SHIC HR6P series emulator based on FPGA structure and technical characteristics, which provides an emulator design method with high integration, high reliability, low cost and easy portability.Micro-Controller, Emulator Chip, Field-Programmable Gate Array(FPGA), Debug收稿日期：2010-09-30通讯作者：严壮志，教授，博导，E-mail: zzyan@Design of the Micro-controller in-circuit Emulator Using FPGA单片机仿真器是一个用于调试单片机硬软件的调试工具。
单片机仿真器在产品开发阶段可用来替代单片机进行软硬件调试，从而迅速发现、纠正程序中的错误，大大缩短单片机开发的周期。
因此，单片机仿真器已成为单片机产品开发时开发人员不可或缺的工具。
目前单片机仿真器硬件系统一般有三种实现方法：一、采用专用的仿真单片机；二、采用目标单片机作为仿真器，在目标单片机中内嵌调试模块，类似于ISP 单片机；三、采用两个单片机，一个用于仿真监控，另一个与目标单片机具有相同的功能，同时又具有断点、运行、停止等调试功能，可支持多种单片机，特别适用于小家电的开发应用中。
目前市场上的单片机仿真器仅具有全速运行、停止、单步、断点设置（断点数固定）、寄存器空间修改、PC 指针的修改等调试功能，这些功能对于调试工作频率不高、程序空间不大的系统基本满足；但随着单片机的发展，单片机的工作频宽越来越宽（几KHZ 到几十MHZ ）、程序空间也越大(最高64 K*16 bits)。
因而高频宽、大用户程序空间、断点数可任意设置、可跟踪程序运行轨迹的仿真器成为目前仿真器开发的主流。
本文基于第三种方式，采用可编程逻辑器件（FPGA ）技术创造性地实现了数据空间与程序空间的互换及芯片工作频率的无级调制，开发设计出价格低廉、通用性强、高可靠性、高性能的单片机仿真器，并成功用于上海海尔集成电路有限公司生产8 bit 的RISC 单片机调试，缩短了客户产品开发时间，降低开发成本。
1 仿真调试系统介绍典型的单片机仿真调试系统结构如图1所示，包括：调试主机，仿真器和调试目标。
调试主机是一台运行仿真器软件的计算机。
用户可以在计算机上运行仿真器软件，输入和修改程序，观察程序运行结果与中间值，同时对与单片机配套的硬件进行检测与观察。
计算机根据用户进行的操作向仿真器发送调试命令（例如全速运行、单步运行、停止、复位、设置断点、变量监测等）。
仿真器将从计算机收到的调试命令转换为仿真芯片可识别的调试命令。
同时仿真机提供一个仿真头，用于取代目标系统中的单片机，因而仿真器在调试主机和调试目标间有着桥梁的作用，在整个调试系统中起到重要的作用，其性能也决定了整个调试系统的性能。
2 仿真器方案设计为了简化仿真器的设计，本文采用Silicon Lab 公司的芯片C8051F340和Altera 公司的Cyclone 系列FPGA Fig.1 Structure of debugging system芯片EP1C6组合成监控回路。
充分利用C8051F340内置f lash和EP1C6内置的RAM及其内部强大的逻辑门电路，提出了一种有USB2.0通信方式、高速稳定、集成度高的仿真器实现方案，如图2所示。
IDE集成开发环境发送来的调试命令，PC机通过USB总线转发到仿真器的监控回路，监控回路再将调试命令转换成仿真芯片可识别的命令，控制仿真芯片执行特定的操作，仿真芯片的IO口直接连接目标电路，对目标电路进行控制和监测，达到调试的目的。
同理，仿真芯片返回的数据，经由监控回路的译码，再通过USB总线返回到IDE开发环境，从而形成一个完整的调试系统。
内嵌FPGA的监控回路使新的仿真器结构在功能上具有很大的扩展性，并结合了特殊的调试逻辑实现目标芯片工作频率的无级调制和程序空间的切换，同时达到断点数任意，另外具有USB接口也使得本仿真器的仿真速度比传统的仿真器快5到20倍。
可以成倍地提高调试效率。
3 硬件电路设计本设计的最大特点是采用Altera公司的Cyclone系列FPGA芯片EP1C6实现仿真器的用户程序空间切换和频率无级调制等逻辑电路，同时采用C8051F340为主控芯片。
利用C8051F340内部32 k*16 bits的flash存放仿真器的监控程序，EP1C6内部92,160 bits的RAM记录用户程序的运行轨迹，外置的32 k*16 bits存储器存放用户程序，大大降低了电路板的设计难度和开发成本。
其硬件电路框图如图3所示。
3.1 主控芯片C8051F340芯片内部集成了51微控制器和完全兼容USB2.0的设备控制器，通过USB口与调试主机进行通讯，将用户程序经FPGA存储到外部RAM中，外部RAM 的地址为0000～7 FFF，完全满足几乎所有的开发应用；同时把调试主机发送过来的调试命令转化为仿真芯片可以识别的命令。
其IO口配置为P2口、P3口、P4口用于访问外部RAM，控制用户程序的写入或读出，此时必须确保P4口全部为开漏上拉方式；P1口、P0口作为仿真控制信号，其中P1.0为仿真芯片运行使能Debug-en，P1.1为仿真芯片停止信号Debug-halt，P1.2为仿真芯片单步使能Step-en，P1.4为外部RAM和内部寄存器的选择信号Ram-sel，P1.5为仿真芯片reset使能信号Reset-en，P1.6为读信号MCU-rd, P1.7为写信号MCU-wr,P0.0为仿真芯片运行标志位Core-Running。
3.2 仿真芯片仿真芯片即是指具有普通单片机的全部功能，同时又具有仿真调试功能的芯片。
这里采用上海海尔集成电路有限公司生产的专业仿真芯片，专门仿真海尔HR6P系列单片机，其IO口可以分为3个部分：(1)访问用户程序空间的地址和数据的总线信号（R-Data，R-Address）；(2)仿真芯片控制信号（运行使能信号Running-en，运行标志位Core-Running等）；(3)连接到仿真头的全部引脚，引脚功能的配置随着待仿真芯片的型号而变化；调节电源配置参数，可配置仿真芯片的供电模式为为用户系统供电或仿真器供电两种供电模式。
仿真器使用时只需将仿真头直接连接在用户目标系统中。
通过对仿真芯片控制信号的操作即可控制仿真芯片运行和停止，读取内部寄存器、用户程序指针、堆栈内容，以及设置与清除断点等。
3.3 FPGA（EP1C6）FPGA芯片（EP1C6）是整个仿真器的核心，所有的调试命令和用户程序的访问都需要经过FPGA转换来实现。
按功能可划分为：(1)主控芯片和仿真芯片访问用户程序空间的切换，这里的用户程序空间是由外置的32k*16bits的RAM来实现的，当主控芯片对用户程序空间进行访问时切断仿真芯片的访问，而当仿真芯片对用户程序空间进行操作时禁止主控芯片。
这是由仿真芯片运行标志位（Core-Ru n n i ng）决定的，在用户程序下载过程中，Core-Running为1允许主控芯片对用户程序空间操作；Core-图2 仿真器基本方案Fig.2 Scheme of emulatorFig.3 Schematic of emulator425426Running 为0表示仿真芯片处于运行态，允许仿真芯片完全控制用户程序空间。
内部逻辑如图4所示。
(2) 仿真调试命令：启动仿真芯片的运行和停止（Running-en ）, Running-en 为0时仿真芯片启动运行， Running-en 为1时仿真芯片停止。
逻辑电路如图5所示。
如图5所示，当仿真芯片在时钟上升沿判断FPGA 是否发出单步使能(Step_en)、断点使能(Break_en)、停止使能(Debug-halt)，若其中有一个为高电平，则仿真芯片运行使能信号(Running-en)发生翻转为高电平，仿真芯片处于停止状态。
当运行使能（Debug-en ）为低电平时仿真芯片运行使能信号(Running-en)立即为低电平而不管时钟处于何种状态。
另外当复位信号(Reset-en)为低电平时仿真芯片的调试使能信号(Running-en)也立即为低电平而不管时钟处于何种状态。
(3) 仿真芯片内部寄存器内容的读写及当前用户程序指针的读取，仿真芯片根据输入的功能代码将所需的数据传送到FPGA 的输入端，此时FPGA 需先将监控芯片发送来的功能代码转换成仿真芯片可以识别的功能代码，再将仿真芯片输出的数据转换成监控芯片可识别的数据。
(4) 断点的设置。
如图6所示，取F P GA 的内部 32 k*1 bit 大小的RAM 作为断点寄存器，其地址与用户程序空间存储器的地址完全对应，当用户需要在其程序中任何一处设置断点时，只需将PC 指针地址所对应的断点寄存器中Brake-en 值置1即可，清除断点就把对应地址Brake-en 值清零，仿真芯片在执行用户程序时会同时检查断点寄存器的值是否被置位，若有且没有收到Debug-halt 指令，则立即停止程序的运行。