CMOS工艺流程演示
合集下载
CMOS制造工艺流程简介(PPT37张)
• Strip Nitride layer - Phosophoric acid (磷酸) or plasma etch，选择性问题 • 薄的SiO2层，厚的Si3N4层，避免鸟喙(bird’s beak)的影响
8
2.3 N阱和P阱的形成
P-well Fabrication
• Photolithography (套刻) - Mask #2 pattern alignment and UV exposure - Rinse away non-pattern PR
Si,(100), P Type,25~50Ωcm
• -
Substrate selection: moderately high resistivity (25-50 ohm-cm) (100) orientation 1st Mask Photoresist P- type.
• spinning and baking @ 100º C (≈ 0.5 1.0 µ m)
16
2.5 前端或延伸区(LDD)的形成
目标：
•NMOS器件中的N-注入区 •PMOS器件中的P-注入区 •多晶硅栅的两侧形成侧壁隔离层的薄氧 化层
17
Extension (LDD) Formation NMOS
• Photolithography - Mask #7 pattern alignment and UV exposure - Rinse away non-pattern PR • Ion Implantation - P+ ion bombardment - 50keV for 5 × 1013cm-2 • Strip Photoresist LDD: • Lightly Doped Drain (轻掺杂漏) • Reduce short channel effects due to gate voltage magnitudes and electric fields • Source and Drain must be layered as NMOS:N+ N- P or PMOS: P+ P- N
CMOS工艺流程和MOS电路版图举例.ppt
1
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
1) 简化N阱CMOS 工艺演示
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
4
氧化层的刻蚀
光刻1，刻N阱掩膜版
5
N阱注入
光刻1，刻N阱掩膜版
6
形成N阱
N阱 P-SUB
7
氮化硅的刻蚀
二氧化硅
掩膜版
N阱
光刻2，刻有源区掩膜版
场氧的生长
二氧化硅
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小后 一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧烧 除也可用专用剥离液。氮化硅用180℃的磷酸去 除或含CF4气体的等离子刻蚀(RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
阈值电压调整注入 光刻3，VTP调整注入 光刻4，VTN调整注入
CMOS工艺流程 ppt课件
N-well P-diffusion N-diffusion Polysilicon
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
推荐-CMOS工艺流程版图剖面 精品
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小 后一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧 烧除也可用专用剥离液。氮化硅用180℃的磷酸 去除或含CF4气体的等离子刻蚀 (RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
CMOS工艺流程与MOS电路版图举例
1. CMOS工艺流程 1) 简化N阱CMOS工艺演示flash 2) 清华工艺录像：N阱硅栅CMOS工艺流程 3) 双阱CMOS集成电路的工艺设计 4) 图解双阱硅栅CMOS制作流程 2. 典型N阱CMOS工艺的剖面图 3. Simplified CMOS Process Flow 4. MOS电路版图举例
47
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
甘油
55
然后在表面氧化二氧化硅膜以减小 后一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧 烧除也可用专用剥离液。氮化硅用180℃的磷酸 去除或含CF4气体的等离子刻蚀 (RIE)。
31
多晶硅淀积
栅氧化层
多晶硅 N阱
32
光刻4，刻NMOS管硅栅， 磷离子注入形成NMOS管
NMOS管硅栅
用光刻胶做掩蔽 N阱
33
光刻5，刻PMOS管硅栅， 硼离子注入及推进，形成PMOS管
用光刻胶做掩蔽
PMOS管硅栅
N阱
34
磷硅玻璃淀积
磷硅玻璃 N阱
35
光刻6，刻孔、磷硅玻璃淀积回流 （图中有误，没刻出孔)
CMOS工艺流程与MOS电路版图举例
1. CMOS工艺流程 1) 简化N阱CMOS工艺演示flash 2) 清华工艺录像：N阱硅栅CMOS工艺流程 3) 双阱CMOS集成电路的工艺设计 4) 图解双阱硅栅CMOS制作流程 2. 典型N阱CMOS工艺的剖面图 3. Simplified CMOS Process Flow 4. MOS电路版图举例
47
形成N管源漏区
– 光刻6，利用光刻胶将PMOS区保护起来 – 离子注入磷或砷，形成N管源漏区
形成P管源漏区
– 光刻7，利用光刻胶将NMOS区保护起来 – 离子注入硼，形成P管源漏区
CMOS工艺流程版图剖面
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
64
以类似的方法，形成PMOS，植入硼 (+3)离子。 (后序中的PSG或BPSG能很好 的稳定能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
P-diffusion
52
合金 形成钝化层
– 在低温条件下(小于300℃)淀积氮化硅 – 光刻11，钝化版 – 刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路采用(100)晶向的硅材料
53
4) 图解双阱硅栅 CMOS制作流程
54
首先进行表面清洗，去除wafer 表面的保护层和 杂质，三氧化二铝 必须以高速粒子撞击，并 用化学溶 液进行清洗。
64
以类似的方法，形成PMOS，植入硼 (+3)离子。 (后序中的PSG或BPSG能很好 的稳定能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
形成N阱
– 初始氧化，形成缓冲层，淀积氮化硅层
CMOS流程PPT课件
CMOS流程
九．通孔1和钨塞1的形成
* 通孔1的制作 1．第一层层间介质氧化物淀积（CVD）
CMOS流程
2．氧化物磨抛（CMP）
CMOS流程
3．第十层掩膜(光刻10) “ILD-1”
CMOS流程
第一层层间介质刻蚀
CMOS流程
* 钨塞1的制作 1. 金属淀积钛阻挡层（PVD） 2. 淀积氮化钛（CVD） 3．淀积钨（CVD）
四．轻掺杂漏注入工艺 * n- 轻掺杂漏注入
1．第五层掩膜(光刻5) “n-LDD注入”
CMOS流程
2．n- LDD注入
砷注入
CMOS流程
* p- 轻掺杂漏注入 1．第六层掩膜(光刻6) “p-轻掺杂注入”
CMOS流程
2．p- LDD注入
BF2注入
CMOS流程
五．侧墙的形成 1．淀积二氧化硅
CMOS流程
二.浅槽隔离工艺
* 槽刻蚀 1．长隔离氧化层
CMOS流程
2. 氮化硅淀积
Si3N4
CMOS流程
3.第三层掩膜(光刻3) “浅槽隔离”
CMOS流程
4. STI槽刻蚀
在外延层上选择刻蚀开隔I氧化物填充 1. 沟槽衬垫氧化硅
CMOS流程
2. 沟槽CVD氧化物填充
CMOS流程
3. 氧化层抛光（CMP）
CMOS流程
4．第九层掩膜(光刻9) “局部互连”
CMOS流程
局部互连刻蚀
CMOS流程
* LI金属的制作 1.金属钛淀积(PVD工艺)
CMOS流程
2. 氮化钛(TiN)淀积
CMOS流程
3. 钨淀积(CVD工艺)
CMOS流程
4. 磨抛钨(CMP工艺)
九．通孔1和钨塞1的形成
* 通孔1的制作 1．第一层层间介质氧化物淀积（CVD）
CMOS流程
2．氧化物磨抛（CMP）
CMOS流程
3．第十层掩膜(光刻10) “ILD-1”
CMOS流程
第一层层间介质刻蚀
CMOS流程
* 钨塞1的制作 1. 金属淀积钛阻挡层（PVD） 2. 淀积氮化钛（CVD） 3．淀积钨（CVD）
四．轻掺杂漏注入工艺 * n- 轻掺杂漏注入
1．第五层掩膜(光刻5) “n-LDD注入”
CMOS流程
2．n- LDD注入
砷注入
CMOS流程
* p- 轻掺杂漏注入 1．第六层掩膜(光刻6) “p-轻掺杂注入”
CMOS流程
2．p- LDD注入
BF2注入
CMOS流程
五．侧墙的形成 1．淀积二氧化硅
CMOS流程
二.浅槽隔离工艺
* 槽刻蚀 1．长隔离氧化层
CMOS流程
2. 氮化硅淀积
Si3N4
CMOS流程
3.第三层掩膜(光刻3) “浅槽隔离”
CMOS流程
4. STI槽刻蚀
在外延层上选择刻蚀开隔I氧化物填充 1. 沟槽衬垫氧化硅
CMOS流程
2. 沟槽CVD氧化物填充
CMOS流程
3. 氧化层抛光（CMP）
CMOS流程
4．第九层掩膜(光刻9) “局部互连”
CMOS流程
局部互连刻蚀
CMOS流程
* LI金属的制作 1.金属钛淀积(PVD工艺)
CMOS流程
2. 氮化钛(TiN)淀积
CMOS流程
3. 钨淀积(CVD工艺)
CMOS流程
4. 磨抛钨(CMP工艺)
现代CMOS工艺基本流程课件
THANKS
[ 感谢观看 ]
版图制作流程
01
02
03
04
使用版图设计软件进行电路图 和版图的绘制。
进行版图验证，检查版图的正 确性和可制造性。
将版图导出为光刻胶胶片或掩 膜版。
进行光刻、刻蚀、掺杂等工艺 步骤，制造出与版图一致的芯
片。
CHAPTER 06
掺杂与退火处理
掺杂工艺
掺杂定义
掺杂是将某些元素（如磷、硼、 砷等）添加到半导体材料中，以
晶圆制备与清洗
晶圆制备
外圆加工
将单晶硅切割成一定直径的圆 形硅片。
研磨加工
通过研磨工艺将芯片表面磨平 ，去除切割过程中产生的损伤 层。
拉单晶
生长高质量的单晶硅，是制造 集成电路的基础。
切片加工
将硅片切割成更小的芯片单元 。
抛光加工
通过化学和机械抛光，使芯片 表面达到原子级的平整度。
晶圆清洗
01
02
热氧化法
干法氧化
通过高温反应，使硅片与氧气反 应形成二氧化硅层。
湿法氧化
利用化学溶液与硅片反应，生成 二氧化硅层。
化学气相沉积（CVD）
反应气体在反应室中高温分解，形成 薄膜。
常用的反应气体包括硅烷、氧气、氮 气等。
物理气相沉积（PVD）
利用物理方法将材料蒸发沉积到基底上。 常用的蒸发源包括电子束蒸发、磁控溅射等。
CHAPTER 07
封装与测试
封装工艺
芯片切割
01 将晶圆上生长的芯片切割ቤተ መጻሕፍቲ ባይዱ独
立的个体。
芯片贴装
02 将芯片粘贴在封装基板上，常
用的是引线键合和倒装芯片技 术。
封装基板
CMOS工艺流程技术介绍PPT(共 48张)
•
1、有时候，我们活得累，并非生活过于刻薄，而是我们太容易被外界的氛围所感染，被他人的情绪所左右。
•
2、身材不好就去锻炼，没钱就努力去赚。别把窘境迁怒于别人，唯一可以抱怨的，只是不够努力的自己。
•
3、大概是没有了当初那种毫无顾虑的勇气，才变成现在所谓成熟稳重的样子。
•
4、世界上只有想不通的人，没有走不通的路。将帅的坚强意志，就像城市主要街道汇集点上的方尖碑一样，在军事艺术中占有十分突出的地位。
2.浅槽隔离工艺
• 浅槽隔离STI是在衬底上制作的晶体管有 源区之间隔离区的一种可选工艺。
• 分为三步：槽刻蚀、氧化物填充、氧化物 平坦化
3.多晶硅栅结构
4.轻掺杂漏注入工艺
源、漏注入工艺
n+源/漏注入工艺
P+源/漏注入工艺
7.接触孔的形成
8.局部互连工艺
15、所有的辉煌和伟大，一定伴随着挫折和跌倒；所有的风光背后，一定都是一串串揉和着泪水和汗水的脚印。
•
16、成功的反义词不是失败，而是从未行动。有一天你总会明白，遗憾比失败更让你难以面对。
•
17、没有一件事情可以一下子把你打垮，也不会有一件事情可以让你一步登天，慢慢走，慢慢看，生命是一个慢慢累积的过程。
•
13、认识到我们的所见所闻都是假象，认识到此生都是虚幻，我们才能真正认识到佛法的真相。钱多了会压死你，你承受得了吗?带，带不走，放，放不下。时时刻刻发悲心，饶益众生为他人。
•
14、梦想总是跑在我的前面。努力追寻它们，为了那一瞬间的同步，这就是动人的生命奇迹。
•
15、懒惰不会让你一下子跌倒，但会在不知不觉中减少你的收获;勤奋也不会让你一夜成功，但会在不知不觉中积累你的成果。人生需要挑战，更需要坚持和勤奋!
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CMOS Transistor Fabrication
Remove Oxide Punchthrough Develop Resist UV Exposure Deposit Resist Implant Vt Implant Grow Screen Oxide
Fox p-well n-well silicon substrate
IMD1 Metal 1 BPTEOS
SOG
polySi
n+ p-well n+ Fox p+
polySi p+ n-well silicon substrate
CMOS Contacts & Interconnects
RemovePassivation Etch Metal 2 DevelopResist UV Exposure Deposit Metal 2 Resist
Etch Thin Oxide DevelopNitride UV Exposure DepositImplant GrowNitride Remove Resist n-well Resist Resist
silicon substrate
CMOS n/p-well Formation
Twin-well Drive-in p-well Implant Remove Nitride Oxide Grow Oxide (n-well) Drive-In Oxide
Metal 2
Passivation IMD1 Metal 1 BPTEOS SOG
Metal 2
polySi
n+ p-well n+ Fox p+
polySi p+ n-well silicon substrate
Metal 1 BPTEOS
polySi
n+ p-well n+ Fox p+
polySi p+ n-well silicon substrate
CMOS Contacts & Interconnects
RemoveResist Via EtchResist DevelopSOG UV Exposure Planarization Etchback Deposit IMD 1
Etch Spacer Oxide Remove Resist p-LDD Spacer DevelopResist UV Exposure DepositImplantOxide
polySi
Fox p-well
polySi n-well silicon substrate
CMOS Transistor Fabrication
Remove n+ Exposure Develop Resist UVS/D Resist DepositImplant
polySi
n+ p-well n+ Fox
polySi n-well silicon substrate
CMOS Transistor Fabrication
Remove p+ Exposure Develop Resist UVS/D Resist DepositImplant
CMOS
Wafer Fabrication Process Technology
CMOS
Cross Section of Cross Section Starting with a silicon wafer Magnifying the the Silicon Wafer
CMOS n/p-well Formation
BPTEOS
polySi
n+ p-well n+ Fox p+
polySi p+ n-well silicon substrate
CMOS Contacts & Interconnects
Remove Etch Metal 1 Develop Resist UV Exposure Deposit Resist Depost Metal 1
p-well
n-well silicon substrate
CMOS LOCOS Isolation
Remove Resist Etch NitrideOxide Develop Nitride UV Exposure Deposit Grow Thin
p-well
n-well silicon substrate
CMOS Transistor Fabrication
Remove Resist n-LDD Resist DevelopThin UV Exposure Oxide DepositImplant
polySi
Fox p-well
polySi n-well silicon substrate
CMOS Transistor Fabrication
polySi
n+ p-well n+ Fox p+
polySi p+ n-well silicon substrate
CMOS Contacts & Interconnects
UV Exposure Etchback Remove Resist Contact Etchback DevelopResist Planarization BPSG Reflow Deposit BPTEOS
CMOS LOCOS Isolation
UV Exposure B DepositField Oxide Grow Resist Remove Nitride Field Implant Develop Resist Oxide
Fox p-well n-well silicon substrate
ቤተ መጻሕፍቲ ባይዱ
CMOS Transistor Fabrication
Remove Resist Etch Implant Develop PolySi UV Exposure Deposit Resist PolySiGate GrowPolySiOxide
polySi
Fox p-well
polySi n-well silicon substrate