第4章 并行IO端口

准双向口作为输入口时，应加一条输出0xff指令，再从 端口读入正确数据。 P0口作为I/O口时，必须外加上拉电阻（5kΩ~10kΩ） P0口作为I/O口，可驱动8个LSTTL负载，P1~P3驱动4 个LSTTL负载。 在实际应用中，若选作I/O口，应首先选用P1口，其次 考虑P3口。
第4章 并行I/O端口
第4章 并行I/O端口
3、P2口结构 P2口的逻辑电平与P1口 相比，多了一个多路开关。 这个多路开关受内部控制 信号的控制，当DPRT的 高8位地址信号需由P2口输 出时，内部控制信号将使 输出驱动器接收地址信号。 （所有端口的输入状态与 注意：“地址”是单片机的高 P0口都相同） 8位地址，与P0口共同组成了单 片机的16位地址总线。
第4章 并行I/O端口 8031单片机扩展2864A 的电路图如图5.10所示：
第4章 并行I/O端口
2、P1口结构
P1口无多路开关，只能作 通用I/O口使用，准双向口。 内部有上拉电阻。 1) 当P1口作为输出口时： 若CPU向内部总线写1， T管截止，上拉电阻将引 脚拉高，则P1.x为1 若CPU向内部总线写0，T管饱和导通，上拉电阻 不起作用，则P1.x输出为0
第4章 并行I/O端口
2) P0口作输入口：
P0口通过三态缓冲器输入 数据，T1管仍然是截止的， 是高阻状态。故P0口作输 入使用的前提条件：先向 P0口输出“1”，则T2管截 止。
1
0
从结构上看，P0口有两个输入缓冲器，即有两种输入： 一种输入读的是锁存器；另一种是下面的缓冲器，从引 脚P0读入的。在读引脚时，先使P0口输出为“1”，使 T2截止，然后再读。
3、中断传送
CPU利用中断功能和I/O接口的中断功能实现对外设I/O数据传送。
4、DMA传送
外设与片内存储的数据必须经过CPU，批量传送时，提高效率。
第4章 并行I/O端口
4.2 并行I/O口的结构 一、I/O端口 51系列单片有4组8位并行I/O口：P0、P1、P2和 P3口，都是准双向口。 每个接口内部都有一个8位数据输出锁存器、一个 输出驱动器和数据输入缓冲器。故CPU数据从并行I/O 接口输出时可得到锁存，输入时可得到缓冲。
第4章 并行I/O端口
P0口作数据/地址总线使用
1.当控制信号=1时，P0口 作地址/数据总线使用 此时地址/数据总线为 “1”，则“与”门输出为 “1”，T1导通，T2截止， 把引脚拉为高电平；
1
0
若地址/数据总线信号为“0”，则与门输出为“0”， 则T1截止，T2导通，P0口输出为0。即把引脚拉为低 电平。故从引脚输出地址/数据信号。
二功能控制逻辑 结构上与非门有两个输入端： 一个是为口锁存器的Q端;一 个是第二功能控制输出。
引脚上有两个输入缓冲器：第二功能取自缓冲器4的输出端； I/O口的通用输入信号取自缓冲器2的输出端。
第4章 并行I/O端口
第4章 并行I/O端口
P0，P1，P2，P3四个端口使用注意以下事项： 端口自动识别：对于P0，P2总线复用和P3功能复用，内 部资源自动选择，不需要指令进行选择。
第4章 并行I/O端口
三、I/O端口数据的四种传送方式 1、同步传送（无条件传送）
当外设速度接近CPU时，宜采用同步传送； 当外设速度很时，CPU认为外设处于准备好的状态，宜采用同步传送；
2、异步传送（条件传送）
CPU需要I/O接口为外设提供状态和数据两个端口，便于CPU查询状 态和进行数据传送。
排阻：上拉电阻 4路驱动器，实现 数据输入缓冲
或门，控制OE端
或门，控制LE端
地址锁存，实现 输出数据的锁存
第4章 并行I/O端口
#include<reg51.h> #define uchar unsigned char sbit com=P3^0; //位定义P3.0为输入和输出的控制的公共位 sbit wr=P3^6; // 位定义P3.6为输出控制位 sbit rd=P3^7; //位定义P3.7为输入控制位 /*********************************延时子程序 void delay(void) { uchar i,j; for(i=30;i>0;i--) for(j=30;j>0;j--); }
第4章 并行I/O端口
void main() //主函数 { while(1) { P2=0xff; // P2口全部赋高电平 if(P2!=0x0f) //开关1被按下 { P2=P2<<4; //移位运算，向左移动4位，将读入 的四个开关状态送给四个LED delay(); } } }
第4章 并行I/O端口
第4章 并行I/O端口
void main() { while(1) { uchar temp; //中间变量 P0=0xff; //先拉高P0口即关闭LED灯 com=0; rd=0; //开启74LS244单片机输入数据 temp=P0; //把输入的数据暂时赋给中间变量 rd=1; //关闭74LS244 wr=1; //开启74LS373 P0=temp; //通过74LS373单片机输出数据 wr=0; //负跳变74LS373将D端数据锁存到Q端 delay(); } }
第4章 并行I/O端口
二、外部设备的编制
1、外部端口的单独编址
外部端口和存储器存储单元单分开编址，互不影响。 特点：不占存储器地址，但需要CPU有专用I/O指令集等，增加 软硬件开销。
2、外部端口和存储器统一编址
优点：CPU访问外部存储器的指令适用于I/O端口，增强了CPU 对外设的处理能力；不需要专用I/O端口操作指令； 缺点：但外设端口占用部分存储器地址，增加了硬件电路的复 杂程度；
2、I/O扩展 1）扩展原因：
P0,P2有时用于地址总线和数据总线，P3口用于第二功 能，I/O有时不够用。
2）扩展方法：
采用普通的锁存器、三态门等芯片(74LS373、 74LS244)进行简单I/O扩展。 采用可编程I/O芯片扩展，如8255,8155
第4章 并行I/O端口
实例：4个开关控制4个LED亮灭。
1
0
第4章 并行I/O端口
1) P0口作输出口：
当CPU执行输出指令时， 写脉冲加在D锁存器的CP 端，输出数据经过D锁存 器、多路开关，使数据出 现P0.x口上。
1
0
纵上所述，当P0口作输出口时，若内部总线输出“1”， P0口也输出“1”；若内部总线输出“0”，P0口也输 出“0”，故它们的逻辑状态是一致的。
三、I/O端口的应用 1、I/O输入/输出
第4章 并行I/O端口
include<reg51.h> #define uint unsigned int void delay() // 延时子程序 { uint i,j; for(i=10;i>0;i--) for(j=1000;j>0;j--); }
第4章 并行I/O端口
二、I/O结构 1、P0口结构 一个输出锁存器 两个三态输入缓冲器
组成
一个输出控制电路
一个输出驱动电路
输出控制电路由1个与门电路、1个反相器和1路多路开关 MUX组成。
第4章 并行I/O端口
P0口作为一般I/O口使用 1.当控制信号=0时，T1,T2截止，MUX连接锁存器， 此时，上拉场效应管截止，这时是漏极开路电路，P0 口需要外接上拉电阻(5KΩ~10 ΩK)。
第4章 并行I/O端口
P1.0输出口，控制发光二极管 是否点亮：当为低电平时，被点 亮；当为高电平时，熄灭。 P1.1输入口。检测按键的状态：当按键接通时，P1.1=0， 这时就会把低电平读入CPU中； 当断开时，P1.1悬空，不 接任何负载时，从内部结构上看，因P1口内有上拉电阻， 则P1.1为高电平，此时执行读引脚指令，为高电平。
51单片机原理及应用 ——基于Keil C与Proteus
主讲：陈燕慧 2013.9
第4章 并行I/O端口
4.1 I/O端口基本概念 一、I/O端口的作用
（1）设置数据的寄存、缓冲逻辑，以适应CPU与外设之间的速度 差异，接口通常由一些寄存器或RAM芯片组成，如果芯片足够大 还可以实现批量数据的传输； （2）能够进行信息格式的转换，例如串行和并行的转换； （3）能够协调CPU和外设两者在信息的类型和电平的差异，如电 平转换驱动器、数/模或模/数转换器等； （4）协调时序差异 （5）地址译码和设备选择功能 （6）设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下 产生中断和DMA请求信号，并在接受到中断和DMA应答之后完成中 断处理和DMA传输。