电子技术课程设计数字钟
课程设计之电子钟(完整版)
数字电子技术课程设计一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、方案设计与论证数字钟以成为人们常生活中数字电子钟一般由振荡器，分频器，显示器，定时器等部分组成。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动控制等各个领域。
尽管目前市场上以有现成数字钟集成电路芯片，价格便宜这些都是数字电路中最基本的，应用最广的电路。
数字电子钟的基本逻辑功能框图如下：它是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
他的计时装置的周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能。
因此，一个基本数字钟主要由六部分组成。
（1）设计指标1)由晶振电路产生1HZ标准秒信号；2)分、秒为00~59六十进制计数器；3)时为00~23二十四进制计数器；4)具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；5)整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
（2）设计要求1)画出电路原理图（或仿真电路图）；2)元器件及参数选择；3)电路仿真与调试。
4)制作要求自行装配和调试，并能发现问题和解决问题。
5）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
四、实验器材试验箱1台导线若干74LS00 5片74LS04 1片74LS08 1片74LS20 2片74LS32 1片74LS161 6片万用表镊子各一个。
数电课程设计电子钟
数电课程设计电子钟一、课程目标知识目标：1. 让学生掌握数字电路基础知识，理解电子钟的工作原理。
2. 使学生了解并掌握电子钟各组成部分的功能及相互关系。
3. 培养学生运用数字电路知识分析、设计简单电子系统的能力。
技能目标：1. 培养学生运用所学知识，设计并搭建电子钟的能力。
2. 培养学生运用电子仪器、设备进行测试、调试和故障排查的能力。
3. 培养学生团队协作、沟通表达及解决问题的能力。
情感态度价值观目标：1. 培养学生对电子技术产生兴趣，激发学生学习积极性。
2. 培养学生严谨的科学态度和良好的实验习惯。
3. 培养学生具备创新意识和实践能力，增强学生对我国电子科技发展的自豪感。
课程性质分析：本课程属于电子技术课程，通过设计电子钟，使学生将所学数字电路知识应用于实际项目中，提高学生的实践能力。
学生特点分析：学生具备一定的数字电路基础知识，具有较强的动手能力和探究欲望，对实际应用场景感兴趣。
教学要求：结合学生特点，注重理论与实践相结合，培养学生的动手能力、创新能力和团队协作能力。
通过课程目标分解，实现对学生知识、技能和情感态度价值观的全面提升。
二、教学内容1. 数字电路基础知识回顾：逻辑门、组合逻辑电路、时序逻辑电路等。
2. 电子钟工作原理：振荡器、分频器、计数器、显示电路等。
3. 电子钟各组成部分功能及相互关系：晶振、分频器、秒、分、时计数器、显示驱动等。
4. 电子钟设计流程：需求分析、电路设计、仿真测试、硬件搭建、调试优化等。
5. 教学大纲：（1）第一周：回顾数字电路基础知识，介绍电子钟工作原理及各部分功能。
（2）第二周：分析电子钟各组成部分的相互关系，讲解设计流程。
（3）第三周：分组讨论，确定设计方案，进行电路设计和仿真测试。
（4）第四周：硬件搭建，进行调试和优化，确保电子钟正常工作。
6. 教材章节及内容：（1）第四章：数字电路基础，涉及逻辑门、组合逻辑电路等。
（2）第五章：时序逻辑电路，涉及计数器、寄存器等。
数字钟课程设计
数字钟课程设计一、引言数字钟是一种用数字形式显示时间的钟表，具有直观、准确和易于阅读的特点。
在现代社会，数字钟已成为人们日常生活中必不可少的工具之一。
为了培养学生的创新思维和实践能力，本课程旨在引导学生设计和制作一个简单的数字钟。
本文档将详细介绍数字钟课程的设计思路、教学目标、教学内容和评估方式。
二、教学目标本课程的教学目标如下：1. 培养学生基本的电子电路设计和焊接技能；2. 培养学生的创新思维和问题解决能力；3. 培养学生的团队协作精神和沟通能力；4. 提高学生对于数码技术的理解和运用能力；5. 培养学生对于时间概念的认识和管理能力。
三、教学内容本课程的教学内容如下：1. 数字钟的原理和构造：介绍数字钟的基本原理和各部分的构造，包括时钟模块、显示模块、控制模块等；2. 电子电路基础知识：讲解电子电路的基本概念和常用元件，如电阻、电容、晶体管等；3. 数字时钟的设计与制作：分为硬件设计和软件设计两部分。
硬件设计主要包括电路连接与焊接，软件设计主要包括显示模块的驱动和时钟模块的控制；4. 数字时钟的调试与测试：学生需要对自己制作的数字时钟进行调试和测试，确保其正常工作和准确显示时间；5. 数字时钟的应用拓展：鼓励学生在数字时钟的基础上进行创新和拓展，增加其他功能，如闹钟、温湿度显示等。
四、课程安排根据本课程的教学内容，将课程安排如下：1. 第一周：介绍数字钟的原理和构造，讲解电子电路的基础知识；2. 第二周：学生分组进行数字时钟的设计与制作，确定硬件和软件设计方案；3. 第三周：学生进行电路连接与焊接，制作数字时钟的硬件部分；4. 第四周：学生进行软件设计和编程，完成数字时钟的控制和显示功能；5. 第五周：学生进行数字时钟的调试和测试，解决可能出现的问题；6. 第六周：学生进行数字时钟的应用拓展，增加其他功能，并进行展示与分享。
五、评估方式为了评估学生的学习效果和课程的教学质量，本课程采用以下评估方式：1. 课堂参与度：根据学生在课堂上的积极参与和提问情况，进行评估；2. 课程作业：学生需要完成数字时钟的设计与制作任务，并提交相应的作业报告；3. 数字时钟的调试与测试：学生需要进行数字时钟的调试和测试，并进行成果展示；4. 分组评价：学生需要对本组成员的工作情况进行评价，评估团队合作能力。
电子数字时钟课程设计报告（数电）
电子数字时钟课程设计报告（数电）第一篇：电子数字时钟课程设计报告(数电)数字电子钟的设计1.设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标1.时间以12小时为一个周期；2.显示时、分、秒；3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告2.功能原理2.1 数字钟的基本原理数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。
工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。
将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计数器，可以实现24小时的累计。
LED数码管将“时、分、秒”计数器的输出状态显示。
校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2 原理框图3.功能模块3.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。
数字电子技术课程设计之数字电子钟
工业自动化领域
医疗健康领域
感谢您的观看
THANKS
接口设计
采用并行或串行接口与主控制器连接，实现数据的快速传输和实时更新显示内容。
软件编程实现方法论述
初始化模块：在程序开始时，需要对相关硬件进行初始化，如设置IO口输入输出模式、配置定时器中断等。同时，也需要对软件相关变量进行初始化，如清零计数器、设置初始时间等。
分模块调试：在编写程序时，可以将整个程序划分为多个模块进行分别调试。通过逐个模块进行测试和验证，可以更容易地定位和解决问题。
实物制作与测试环节展示
推荐使用Altium Designer或Eagle等专业PCB设计软件，确保设计精度和效率。
选择合适的PCB设计软件
根据实际需求设定信号层、电源层和地层等，注意层间距离和走线规则。
设定合理的板层结构
遵循“先大后小，先难后易”的布局原则，优先布置核心元器件和关键信号线；布线时尽量缩短走线长度，减少交叉和环路。
创新意识培养
数字电子钟可作为家居装饰的一部分，增添现代感和科技感。
家居装饰
在车站、广场等公共场所设置数字电子钟，方便人们获取准确时间信息。
公共场所
为盲人、视障人士等设计具有语音报时功能的数字电子钟，满足特殊需求。
特殊应用
数字电子钟基本原理与组成
通过振荡器产生稳定的脉冲信号，作为数字电子钟的时钟源。
布局布线优化
结果分析
记录测试结果，与设计指标进行对比分析；针对存在的问题进行排查和改进，优化设计方案。
测试方法
使用示波器、万用表等测试工具，按照设计指标对数字电子钟的各项功能进行测试，包括时间显示、定时功能、闹钟功能等。
调试技巧
在测试过程中注意观察和记录异常现象，结合电路原理和实际经验进行逐步排查；对于复杂问题可采用分模块调试的方法，提高调试效率。
电子技术课程设计-_数字时钟
第一章设计任务及要求采用555定时器提供1HZ的定时脉冲使用8段数码显示管显示时，分，秒使用74160，74ls290来进行时间计数使用7448数码管译码器进行译码输出到数码管带小时调时，分调试时功能带断电保护功能第二章设计总体方案2.1设计框架图2.2总体设计方案说明设计框架图如图2.1所示总共分为7小部分：时间显示部分，译码部分，分频器部分，调时部分，1HZ脉冲定时部分，主电源部分，备用电源部分本设计各部分由统一电源集中供电，外加被用电源确保主电源断电时备用电源及时供电避免时间的丢失555定时器采用的分立元件才用5环高精度的电阻，以及受温度影响较小的固态铝质电解电容确保定时的精确性分频器采用74160,74LS290使用方便，而其容易购买显示部分采用LED八段数码显示管，具有显示明亮，容易识别，价格便宜等优点，调时部分采用普通的按建开关。
第三章详细设计3.1数码显示管设计部分.图3.1-1数码显示部分采用六块共阴极八段数码显示管分别对时，分，秒进行显示。
将第二块第四块dp引脚接正显示小数点将时，分，秒隔开，便于读时。
3.1.1数码显示管译码输出7448 BCD-七段显示译码器编码规则数码显示管译码输出显示采用7448 BCD-七段显示译码器将分频器发送过来的BCD编码的时间信息转换成数码管可显示的字符。
BCD-七段数码显示管的真值表如下3.1.2 7448 BCD-七段显示译码器接口电路7448 BCD-七段显示译码器具有16引脚。
a,b,c,d,e,f,g接数码显示管a,b,c,d,e,f,g引脚16引脚接5v电源，8引脚接地，LT,RBI,BI/RBO引脚接5v电源，这里5v电源代表逻辑1。
7,1,2,6引脚(对应BCD码的1,2,4,8位)叫BCD码的输入端7448的接法图3.1.2-13.2 60、24分频器设计 3.2.1分频器原理分频器主要对555定时器发来的1s 脉冲按照时分秒的规律进行计数实现电子钟的计数要求，由于市场没有现成的60、24进制计数器所以只能用74160，74ls290实现60、24进制计数需要。
电子课程设计论文数字钟
电子课程设计论文数字钟一、教学目标本课程旨在通过数字钟的设计与实现，让学生掌握电子电路的基本原理，提高动手实践能力，培养创新意识和团队协作精神。
具体目标如下：1.知识目标：（1）了解数字电路的基本组成和功能；（2）掌握常用数字集成电路的工作原理和应用；（3）熟悉电子设计的基本流程；（4）了解嵌入式系统的基本概念。
2.技能目标：（1）能够运用数字电路知识分析和解决实际问题；（2）具备基本的电子线路设计、搭建和调试能力；（3）学会使用电子设计软件进行电路仿真；（4）能够独立完成数字钟的设计与制作。
3.情感态度价值观目标：（1）培养学生对电子科技的兴趣和热情；（2）增强学生的团队协作能力和沟通能力；（3）培养学生的创新意识和自主学习能力；（4）提高学生的问题解决能力和实际操作能力。
二、教学内容本课程的教学内容主要包括以下几个部分：1.数字电路基础知识：数字电路的基本概念、数字逻辑电路、组合逻辑电路、时序逻辑电路等；2.常用数字集成电路：集成逻辑门、触发器、计数器、译码器等；3.电子设计流程：需求分析、电路设计、PCB布线、硬件调试等；4.嵌入式系统：嵌入式处理器、嵌入式软件、嵌入式系统设计等；5.数字钟设计与实现：时钟电路、显示电路、控制电路等。
三、教学方法为了提高教学效果，本课程将采用以下教学方法：1.讲授法：讲解基本概念、原理和知识点；2.案例分析法：分析实际案例，让学生更好地理解理论知识；3.实验法：动手实践，培养学生的实际操作能力；4.小组讨论法：分组讨论，培养学生的团队协作能力和沟通能力。
四、教学资源为了支持本课程的教学，我们将准备以下教学资源：1.教材：电子电路基础、数字电路设计、嵌入式系统设计等；2.参考书：电子电路、数字电路、嵌入式系统等相关书籍；3.多媒体资料：教学PPT、视频教程、网络资源等；4.实验设备：数字电路实验板、编程器、实验仪器等。
五、教学评估为了全面、客观地评估学生的学习成果，本课程将采取以下评估方式：1.平时表现：包括课堂参与度、小组讨论、提问回答等，占总评的30%；2.作业：包括课后练习、实验报告等，占总评的30%；3.考试成绩：包括期中考试和期末考试，占总评的40%。
电子技术课程设计--数字钟
题目：多功能数字钟一、设计任务及要求基于EDA/SOPC系统开发平台和八位七段管码显示模块，运用QuartusⅡ可编程逻辑器件开发软件，设计一个多功能数字钟。
二、设计原理多功能数字钟应该具有的功能：显示时－分－秒。
整个电子钟的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围是从0～23时。
复位后全部显示00－00－00。
在设计中为了显示的方便，分钟和秒钟（显示的范围都是从00～59），小时（00~23）的十位和个位都应该采用十进制计数器。
八位七段管码显示模块说明：设计中七段数码管采用动态扫描的方式显示，扫描需要一个比较高频率的信号，本次设计选用1000H Z 。
为了得到1000Hz信号，必须对输入的时钟信号50MH Z进行分频。
显示模块共用10个管脚，其中7个用于连接8个数码管的七段LED，还有3个管脚用于选择点亮哪个数码管，每隔很短的一段时间8个数码管交替点亮，依次循环，动态显示，由于人眼的视觉残留，可以观察到连续的测量计数器的计数值。
三、设计原理及方案1.电子钟计时电路模块：module shijian(clk1,rst,hour,min,sec);input clk1,rst;output reg [7:0] hour,min,sec;always@(negedge clk1)beginif(!rst)beginhour=0;sec=0;min=0;endelsebeginif(sec<60) sec=sec+1;if(sec>60) sec=0;if(sec==60)beginsec=0;if(min<60)min=min+1;if(min>60) min=0;if(min==59)beginmin=0;if(hour<24)hour=hour+1;elsehour=0;endendendendendmodule2.分频器模块：module fenpin1k(cp,clk1000); input cp;output clk1000;reg[32:0]cnt;reg clk1000;always@(posedge cp)beginif(cnt==49999)beginclk1000=1;cnt=0;endelsebeginclk1000=0;cnt=cnt+1;endendendmodule3.模8计数器模块：module mo8xuanze(clk,out,sel2,sel1,sel0);input clk;output reg[2:0] out;output reg sel2,sel1,sel0;always @(posedge clk)beginif(out<3'b111)out=out+1;elseout=3'b000;sel2=out/4;sel1=out/2%2;sel0=out%2;endendmodule4.显示译码选择模块：module ledyima(ctrl,hour,min,sec,A,B,C,D,E,F,G); input[2:0] ctrl;input[7:0] hour,min,sec;output reg A,B,C,D,E,F,G;reg[6:0] out;reg[3:0] data;alwaysbegincase(ctrl)3'b000:data=hour/10;3'b001:data=hour%10;3'b011:data=min/10;3'b100:data=min%10;3'b110:data=sec/10;3'b111:data=sec%10;default:data=10;endcasecase(data)0:out=7'b1111110;1:out=7'b0110000;2:out=7'b1101101;3:out=7'b1111001;4:out=7'b0110011;5:out=7'b1011011;6:out=7'b0011111;7:out=7'b1110000;8:out=7'b1111111;9:out=7'b1110011;default:out=7'b0000001;endcaseA=out/64%2;B=out/32%2;C=out/16%2;D=out/8%2;E=out/4%2;F=out/2%2;G=out%2;endendmodule5.总体电路图：四、仿真、测试结果（一）仿真：1）电子钟计时电路模块的仿真结果：2）模8计数器的仿真结果：3）分频器仿真结果：（二）测试：每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围是从0～23时，显示均为十进制动态显示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
淮海工学院课程设计报告书课程名称：电子技术课程设计（二）题目：数字钟设计系（院）：电子工程学院学期：2010-2011-1专业班级：电科081姓名：贾自飞学号：030831112评语：成绩：签名：日期：数字钟设计一、引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟作为为人们日常生活中必不可少的物品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的，研究数字钟及扩大其应用，有着非常现实的意义。
二、设计目的1、巩固加深对数字电子技术基础知识的理解，提高综合运用所学知识的能力，熟悉集成电路的使用方法。
2、通过查找资料、选方案、设计电路、仿真或调试、写报告等环节的训练，培养学生独立分析问题、解决问题能力。
3、了解电子线路设计的工程、工艺技术规范，学会书写设计说明书。
4、了解与掌握常用电子仪器的使用方法，及简单的制版、焊接、组装、调试工艺过程。
5、培养学生严肃、认真的科学态度和工作作风。
6、掌握数字钟的设计、组装与调试方法。
三、设计要求1、设计一个具有“时”、“分”、“秒”显示的电子钟（23小时59分59秒）。
应具有校时功能。
2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。
3、画出框图和逻辑电路图，写出设计、实验总结报告。
四、方案论证方案一：4MHz的石英晶体构成振荡器。
74LS160构成分频器，对石英晶体振荡器分频。
74LS160分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
使用74LS48作为驱动器，DPY-Amber-CC共阴极数码管作为显示器。
用74LS00及74LSO4芯片构成时间校准电路。
使用由4MHz的石英晶体振荡器和由74LS160构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把振荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。
74LS48驱动器驱动共阴极数码管显示数字。
当校准电路工作时，计数电路不工作。
方案二：用555定时器构成1KHz的多谐振荡器。
用74LS160构成分频器。
构成的产生震荡周期为一秒的标准秒脉冲，由74LS160分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。
使用74LS48作为驱动器，DPY-Amber-CC共阴极数码管作为显示器。
用74LS00及74LSO4芯片构成时间校准电路。
555定时器构成1KHz的多谐振荡器，经74LS160构成分频器的分频，分成1Hz的周期信号。
把震荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP 脉冲。
74LS48驱动器驱动共阴极数码管显示数字。
当校准电路工作时，计数电路不工作。
结论：方案一、方案二都很可以实本设计。
但是方案一由于4MHz石英晶体振荡器产生的频率为4MHz，造成分频电路复杂，整个电路分频较困难，信号发生电路比较复杂。
而555定时器构成的多谐振荡器的震荡频率输出信号频率为1KHz，分频电路比较容易实现。
整体信号发生电路简单。
所以选用方案二。
五、系统框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间有时与标准时间不一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
可以用555定时器构成多谐振荡器电路产生标准信号。
图1所示为本课程设计的数字钟组成框图。
六、模块电路1、信号发生电路图为信号发生电路，555定时器组成多谐振荡器，多谐振荡器产生1U 的信号频率。
电阻、电容参数值计算如下：U1为电路的滤波电容，提高电路的稳定性，一般选取0.01UF.因为信号发生电路频率为1看还在，所以其3脚输出的信号周期为0.001s .555定时器组成的多谐振荡器周期计算公： 2ln )2(21C R R T +=，取R 为4.7k Ώ，得C=0.103UF 。
C 近似取0.1UF ，选取以上的电阻、电容，多谐振荡器产生1KHz 信号。
下图为信号发生电路原理图进位进位时显示电路驱动电路 分显示电路秒显示电路计数电路驱动电路 驱动电路计数电路计数电路校时电路信号发生电路 分频电路1kHz 信号1Hz 信号图1系统框图2、分频电路2.1 74LS160芯片介绍在本设计过程中将多次用到74LS160，这里对它的引脚图以及功能做一下介绍（如表1、表2、表3）。
表1 设计过程中所画的图中74LS160的引脚介绍74LS160逻辑符号各引脚顿的名称D3D2D1D置数端Q3Q2Q1Q输出端EP ET 工作状态控制端LD 预置数控制端RD 异步置零（复位）端ＣO 进位输出端CLK 信号输入端图2信号发生电路原理图表2 74LS160的功能表74LS160的功能表CLKRD LDEP ET 工作状态×0 1 ××清零↑ 1 0 ××预置数↑ 1 1 1 1 计数表3 74LS160的真值表74LS160的真值表CLK Q3Q2Q1Q0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 0 0 0 0通过对74LS160的功能表（表1）的观察可知，使用74LS160实现十进制计数器的功能时，EP端和ET端均要接1，LD端和RD端不用的要接1。
2.2 分频器分频电路实际上是一个1000进制计数器。
ET、EP开始都很为1，都工作在计数状态，当多谐振荡器产生的1000HZ的信号脉冲时，首先输入进U1（74LS160）CLOCK脉冲输入端，U1开始计数，本设计采用的是串行进位方式，当U 1计数为9时,U1进位输出端CO为高电平经反相器74LS04后，使U2的CLOCK端为低电平。
下一个计数脉冲到达后，U1变为0，U1 的CO端跳回低电平，经反相器使U2的CLOCK 输入端产生一个整跳变，于是U2计入1，两片74LS160不是同步工作的。
同理，当U2 计数9时，下一个脉冲到达U2后，U2变为0，U3计入1，当U3计入9时，U3的CO进位输出为1，输出变为1Hz的频率信号。
当下一个脉冲到达U3 时，U3变为0，如此循环。
下图为分频电路原理图图3分频电路原理图3计数电路3.1 秒、分计时电路因为秒计时，和分计时都是六十进制计数，所以在此将它们归在一起。
秒计时电路使用原理为六十进制计数，当计数器记到59时，再来一个计数脉冲，计数器进位输出变为1，送到更高一级的计数电路中去，同时自身置0。
下面是六十进制计数器具体工作原理：本计数器采用的是并行进位整体置数方式。
当分频电路产生1Hz信号时，信号被加到U1和U2 CLOCK U端，但刚开始U1的ET和EP端为高电平U1工作（计数），而U2的ET和 EP端受U1进位输出端CO控制，刚开始计数时，U1进位输出端为0，所以U2不工作，当U1计数为9时，U1进位输出为1，此时U2计数。
当下一个脉冲到来后，U1跳变为0，此时进位输出为0，U2又不工作，一直等到U1计数记到9时，U2才计数，每输入十个脉冲信号，U2记一次数。
当U2计数记到5时（为0101时）且U1为9时（为1001时）即U1的14脚11脚位高电平且U2的14脚12脚为高电平时，相应的脚接到四输入与非门中，此时四个脚输入全为高电平，与非门输出为低电平，与非门的输出接到U1、U2的置数端，置数端接入低电平有效，此时U1、U2置数工作，U1、U2置数输入为相应芯片上的预置数输入端的值，由于U1、U2的预置数输入端接地，即预置数为0000，此时计数器清零，又开始重新计数。
下图为六十进制计数器原理图图4 六十进制计数器原理图3.2、二十四进制计数器二十四进制计数器原理与六十进制计数器原理相似，只不过与非门采用的是三输入与非门，因为二十四进制计数器是在U1计数为3，且U2计数为2时进位的，此时只需要三个引脚的逻辑值即可，二十四进制计数器的计数脉冲是分进位的进位脉冲信号。
三输入与非门的三个引脚分别接U1的13、14脚和U2的13脚，当U1的计数为3时，即U1的13、14脚位高电平并且U2的13都为高电平时，74LS10的三个输入端值都为1 此时与非门输出为0，与非门的输出接到置数端进行置数处理。
当U1、U2进行置数时，U1、U2全被置成零，此时计数器清零，可以重新开始计数。
下图为二十四进制电路原理图图5 二十四进制计数原理图4、驱动电路驱动电路主要集成芯片是74LS48，他的输入信号为单个74LS160计数器的输出信号，74LS48电路中灯测试输入端，灭灯输入、灭零输出和灭零输入均为无效状态，故其相应的引脚接高电平，表示上述功能不工作。
74LS48输出端接显示译码器的相应管脚。
译码器输出端分别接相应的显示电路输入端。
图6为驱动电路原理图5、显示电路DS1(DPY-Amber-CC)是共阴集数码管，共阴极的数码管，KK 接低电平。
由于共阴极数码管当中的二极管耐压值一般为2v 左右，所以要在电源上接一个分压电阻（1看）进行分压。
7脚（显示小数点）在本设计当中不需要显示，所以接地即可。
图7为数码管外形图，图8为共阴极数码管原理图，图9 为显示电路原理图。
图6 驱动电路原理图图7 数码管外形图图8 共阴极数码管原理图图9 显示电路原理图6、校准电路图为校时电路工作，当电子钟计数不准时需要对其进行校时处理。
校时时，开关S断开，此时反相器U2A输出为低电平，右边的与非门U1C被锁住，来自低一级的进位脉冲（12脚信号值）无法通过右边的与非门U1C ，U1C的输出值被置为1，U1A的2脚输入始终为1,；此时U1A打开，其值受U1B控制；此时U1B的5脚位为1，高电平，U1B打开，此时U1B的输出值完全受4脚控制，即受单脉冲信号控制，当输入一个单脉冲时（高电平）U1B输出为低电平，则相应的U1A输出值为高电平。
当开关闭S合式，电路正常计数。
U1B，和U1C的情况相反，U1B的5脚为低电平，U1B 被锁住，即U1B的输出不受4脚(单脉冲信号)影响，U1B输出始终为1，而U1C的13脚输入值由于之前有反相器的反向，所以其输入值为1，与非门打开，U1C的输出值与其低一级的进位信号相同，当有进位信号时，U1C 输出为0，U1A输出为1，完成计数功能，U1A输出值送到相应的计数电路中。