多功能数字时钟设计
基于单片机的多功能数字时钟设计
技术平台采用碱性电解液电沉积活性锌粉，选取电解液浓度1.25g/cm3，电流密度150mA/cm2，电解槽温度只需控制在室温，锌粉洗涤后真空干燥，所制得的锌粉比表面积大于0.8m2/g，具有较高的电化学活性，能满足锌银电池生产需要，生产效率也达到批量生产要求。
参考文献：［1］侯新刚,王胜,王玉棉.超细活性锌粉的制备与表征［J］.粉末冶金工业,2004,14（1）:10-13.［2］李永祥,黄孟阳,任锐.电解法制备树枝状锌粉工艺研究［J］.四川有色金属,2011,（3）:45-50.［3］胡会利,李宁,程瑾宁,等.电解法制备超细锌粉的工艺研究［J］.粉末冶金工业,2007,17（1）:24-29.基于单片机的多功能数字时钟设计刘晓萌（安徽职业技术学院铁道学院/合肥铁路工程学校,安徽 合肥 230011）摘 要：常见的数字钟有时间、闹钟等功能。
本文基于单片机、温度传感器、液晶显示屏、时钟芯片等硬件设计了多功能数字时钟，软件部分采用C语言编程实现。
该多功能数字时钟包含万年历、节日、节气、温度信息显示等功能，并且在断电的情况下也能正常工作。
关键词：单片机；多功能数字时钟；C语言编程0 引言人类对于时间的需求从古到今始终存在。
古代有浑天仪、日晷，近代出现了机械时钟。
如今，传统的计时工具，甚至是电子钟都已经满足不了人们多元化的时间需求。
数字时钟具有读取方便、显示直观、功能多样、电路简洁、成本低廉等诸多优点，符合电子仪器仪表的发展趋势，具有广阔的应用空间［1］。
使用数字时钟，用户可以获取精确到秒的时间信息，或是对时钟进行自定义的操作，为现代社会提供了极大的方便［2］。
然而，传统的数字时钟只包含时间显示、闹钟等功能，存在一定的局限性。
本文基于单片机、温度传感器、液晶显示屏、时钟芯片、键盘模块、闹铃模块和电力支持模块等硬件，设计了一款多功能的数字时钟。
1 系统硬件组成数字时钟的硬件由七个模块组成，包括：STC89C52单片机主控芯片、DS1302时钟芯片、DS18B20温度芯片、LCD1602液晶显示模块、闹铃模块、键盘模块和电源。
基于51单片机的多功能电子钟设计
基于51单片机的多功能电子钟设计1. 本文概述随着现代科技的发展，电子时钟已成为日常生活中不可或缺的一部分。
本文旨在介绍一种基于51单片机的多功能电子钟的设计与实现。
51单片机因其结构简单、成本低廉、易于编程等特点，在工业控制和教学实验中得到了广泛应用。
本文将重点阐述如何利用51单片机的这些特性来设计和实现一个具有基本时间显示、闹钟设定、温度显示等功能的电子钟。
本文的结构安排如下：将详细介绍51单片机的基本原理和特点，为后续的设计提供理论基础。
接着，将分析电子钟的功能需求，包括时间显示、闹钟设定、温度显示等，并基于这些需求进行系统设计。
将详细讨论电子钟的硬件设计，包括51单片机的选型、时钟电路、显示电路、温度传感器电路等。
软件设计部分将介绍如何通过编程实现电子钟的各项功能，包括时间管理、闹钟控制、温度读取等。
本文将通过实验验证所设计的电子钟的功能和性能，并对实验结果进行分析讨论。
通过本文的研究，旨在为电子钟的设计提供一种实用、经济、可靠的方法，同时也为51单片机的应用提供一个新的实践案例。
2. 51单片机概述51单片机，作为一种经典的微控制器，因其高性能、低功耗和易编程的特性而被广泛应用于工业控制、智能仪器和家用电器等领域。
它基于Intel 8051微处理器的架构，具备基本的算术逻辑单元（ALU）、程序计数器（PC）、累加器（ACC）和寄存器组等核心部件。
51单片机的核心是其8位CPU，能够处理8位数据和执行相应的指令集。
51单片机的内部结构主要包括中央处理单元（CPU）、存储器、定时器计数器、并行IO口、串行通信口等。
其存储器分为程序存储器（ROM）和数据存储器（RAM）。
程序存储器通常用于存放程序代码，而数据存储器则用于存放运行中的数据和临时变量。
51单片机还包含特殊功能寄存器（SFR），用于控制IO端口、定时器计数器和串行通信等。
51单片机的工作原理基于冯诺伊曼体系结构，即程序指令和数据存储在同一块存储器中，通过总线系统进行传输。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
多功能数字钟的设计和制作
目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
多功能数字钟设计实验报告XilinxEDABasys2华中科技大学HUST
多功能数字钟设计实验报告院系：电子与通信工程学院：郭世康班级：1301学号：U202113639指导教师：唐祖平一、实验目标掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程熟悉EDA软件使用掌握Verilog HDL设计方法分模块、分层次数字系统设计二、实验容要求根本功能能显示小时、分钟、秒钟〔时、分用显示器，秒用LED〕能调整小时、分钟的时间提高要求任意闹钟；〔1分〕小时为12/24进制可切换〔1分〕报正点数〔几点钟LED闪烁几下〕〔1分〕三、实验条件Xilinx工程环境，win7操作系统，BASYS2实验板。
四、实验设计1.设计分析数字钟大体上由2个60进制计数器，1个24进制计数器构成，中间有数据选择器进展连接。
为实现提高功能，还需12进制计数和整点判断模块。
下列图为数字钟层次构造图。
2. 实验原理振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按24或12进制规律计数。
计数器的输送译码显示电路，即可显示出数码〔即时间〕。
计时出现误差时可以用校时电路进展校时和校分。
小时显示〔12\24〕切换电路、仿电台报时、定时闹钟为扩展电路，只有在计时主体电路正常运行的情况下才能进展功能扩展。
本实验采用Verilog HDL进展描述，然后用FPGA/CPLD实现，使用部50MHz 晶振作为时钟电路。
3. 逻辑设计实现上述功能的Verilog HDL 程序如下。
实现根本功能的程序分为两层次四个模块，底层有3个模块构成，即6进制计数器模块，10进制计数器模块和24进制计数器模块，顶层有一个模块，他调用底层的3个模块完成数字中的计时功能。
moduletimeclock(Hour,Minute,Second,CP,nCR,EN,Adj_Min,Adj_Hour,number,Light,clk,temp,c hange,AMTM,dingdong);output [7:0] Hour,Minute,Second;output [3:0] Light,temp;output [6:0] number;output clk,AMTM,dingdong;//clk为分频之后的时钟信号，频率为1Hz，AMTM为24进制转换12进制时说明上下午的变量，dingdong为整点报时时的闪烁信号。
多功能数字钟电路设计
多功能数字钟电路设计
1.时钟显示：设计一个数字时钟显示电路，可以显示当前的时间（小
时和分钟）。
可以使用七段显示器来显示数字。
2.闹钟功能：设计一个闹钟功能，可以设置闹钟时间，并在到达闹钟
时间时发出提示声音或闹铃。
3.温度显示：设计一个温度传感器电路，并将当前温度显示在数字时
钟上。
4.日历功能：设计一个日历功能，可以显示当前的日期和星期。
5.定时器功能：设计一个定时器功能，可以设置一个特定的时间间隔，并在到达时间间隔时发出提示声音或闹铃。
6.闹钟休眠功能：设计一个闹钟休眠功能，可以设置一个特定的时间
间隔，在此时间间隔内按下按钮可以将闹钟功能暂时关闭。
7.闹钟重复功能：设计一个闹钟重复功能，可以设置一个特定的时间
间隔，使闹钟在每天相同的时间段重复响铃。
8.亮度调节功能：设计一个亮度调节功能，可以调整数字时钟的显示
亮度。
这些功能可以根据需求进行组合设计，可以使用逻辑门、计数器、显
示器驱动器、温度传感器、按钮等元件来完成电路设计。
多功能数字钟的设计及制作
目录整点报时单元电路设计 (1)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。
如图 1-1所示为数字钟电路系统的组成框图。
图1-1数字钟电路系统的组成框图方案一：首先构成一个NE555定时器产生震荡周期为秒的标准秒脉冲，在加一个74ls74分频电路。
由74LS390采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。
使用74ls74d的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。
使用74LS48为驱动器，共阴极数码管作为显示器,再以基本RS锁存器构成校时电路。
方案二：首先构成一个由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由CD4518采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。
多功能数字时钟课程设计
多功能数字时钟课程设计一、课程目标知识目标：1. 学生能理解数字时钟的基本构成，掌握时、分、秒的概念及其相互关系。
2. 学生能运用所学知识，分析多功能数字时钟的显示原理和编程逻辑。
3. 学生掌握基本的数字逻辑运算，并能将其应用于时钟设计中。
技能目标：1. 学生能通过实际操作，学会使用编程软件进行数字时钟的设计与编程。
2. 学生能够运用问题解决策略，调试并优化数字时钟程序，提高程序运行效率。
3. 学生能够运用所学知识，创作具有个性化功能的数字时钟，培养创新意识和实践能力。
情感态度价值观目标：1. 学生在学习过程中，培养对信息技术学科的兴趣，激发学习热情。
2. 学生通过团队协作，培养沟通、交流和合作的能力，增强团队意识。
3. 学生通过解决实际问题，体会科技改变生活的魅力，增强社会责任感和使命感。
课程性质：本课程为信息技术学科，结合学生年级特点，注重理论与实践相结合，培养学生的动手操作能力和创新思维。
学生特点：学生具备一定的信息技术基础，好奇心强，喜欢动手操作，但逻辑思维和问题解决能力有待提高。
教学要求：教师应关注学生的个体差异，提供有针对性的指导，引导学生通过自主学习、合作探究和实践活动，达到课程目标，提高学生的信息技术素养。
二、教学内容1. 数字时钟基础知识：时钟的演变、数字时钟的构成、时、分、秒的概念及其进制关系。
教材章节：第一章 认识数字时钟2. 数字时钟显示原理：LED显示技术、点阵显示原理、数字时钟显示编程。
教材章节：第二章 数字时钟显示技术3. 数字时钟编程基础：基本逻辑运算、程序流程控制、函数的运用。
教材章节：第三章 数字时钟编程基础4. 多功能数字时钟设计与实现：设计思路、编程实践、调试与优化。
教材章节：第四章 多功能数字时钟设计与实现5. 创新实践：个性化数字时钟设计、功能拓展、作品展示。
教材章节：第五章 创新实践与作品展示教学进度安排：1. 数字时钟基础知识（1课时）2. 数字时钟显示原理（2课时）3. 数字时钟编程基础（3课时）4. 多功能数字时钟设计与实现（4课时）5. 创新实践（2课时）教学内容科学系统，注重理论与实践相结合，引导学生通过自主学习、合作探究和实践操作，掌握数字时钟的设计与编程，培养学生的创新能力和信息技术素养。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计报告学生姓名:刘佳学号：2017307010102学院: 电气工程学院班级: 通信171题目: 多功能数字时钟设计指导教师：刘晓峰职称: 高级实验师指导教师：杨修宇职称: 实验师2018 年 12 月 28 日目录1. 设计要求 (3)2. 设计原理及框图 (3)2.1 模块组成 (3)3. 器件说明 (4)4. 设计过程 (8)4.1显示电路模块设计 (8)4.2时钟脉冲电路模块设计 (9)4.3计时模块电路设计 (10)4.4计时校时控制模块电路设计 (11)4.5整点报时与定点报时模块电路设计 (12)5. 仿真调试过程 (13)6. 收音机原理及焊接调试 (14)6.1收音机原理 (14)6.2收音机焊接工艺要求 (16)6.3收音机调试过程 (16)7. 设计体会及收获 (17)1. 设计要求(1)以24小时为一个计时周期，稳定的显示时、分、秒。
(2)当电路发生走时误差时，可以对所设计的时钟进行校时。
(3)电路有整点报时功能。
报时声响为四低一高，最后一响高音正好为整点。
(4)电路具有闹钟功能，当闹钟所设定时间与时钟计时相同时，发出提示音，时长为一分钟。
2. 设计原理及框图2.1 模块组成多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组。
如图1所示。
图1 多功能数字时钟原理框图多功能数字时钟由时钟脉冲电路模块、秒计时模块、分计时模块、时计时模块、显示模块、计时校时控制模块、定点报时模块与整点报时模块组成。
时钟脉冲电路模块由振荡电路与分频电路组成，为数字时钟提供秒脉冲信号、定点整点报时信号以及调试信号。
计时电路包括“秒”计时、“分”计时与“时”计时电路模块，用来记录秒脉冲个数，是数字时钟的基本单元，并以“时”、“分”、“秒”形式显示。
显示电路由译码器和数码管组成，将“时”、“分”、“秒”信息用数字形式显示在数码管上。
当多功能数字时钟需要“对表”时，校时电路可以使时钟暂停，分别校准“时”、“分”、“秒”位置显示的信息。
同时，需要用户需要整点、定点报时电路可提供相应的报时功能。
在Multisim环境中，对复杂电路设计可分为单元电路设计与整体电路设计两个步骤。
待各个单元电路设计完成后，将各个单元电路进行封装，连接成整体电路，这样层次化的设计可以有利于各模块电路与整体电路的仿真、调试。
表1 使用器材一览表3. 器件说明(1)555定时器1片555定时器是一种多用途的数字-模拟混合中规模集成电路。
555定时器使用灵活、方便，只需外界少量的电阻和电容元件，就可以很方便的构成施密特触发器、多谐振荡器和单稳态触发器。
目前555定时器产品型号很多，但是所有双极型（又称TTL）产品型号的最后三位都是555；所有单极型（又称CMOS型）产品型号的最后四位都是7555.而且这两种类型产品的结构、工作原理及外部引脚排列都基本相同。
所以在这次设计中，我们选择用555计时器来构成多谐振荡器进而构成时钟脉冲电路表2 555定时器功能表GND R CCTR OUT TH 12348765D555TR C U R15k 5k ＋－25k UR &&&14G 1QG 2G 3G 438U u I1TH ))I2u ＋－15C 2&&&1u C 1QT DCC (5(6217R D u C 2u O（）ΩΩΩ′u O图2 555定时器电路结构图与引脚排列图(2)74LS160 6片74LS160是一个8421BCD 同步十进制计数器，也就是说它只能记十个数从0000-1001（0-9）到9之后再来时钟就回到0，首先是CLK ，这是时钟。
之后是ROC ，这是输出，MR 是复位低电频有效（图上接线前面花圈的都是低电平有效）LOAD 是置数信号，当他为低电平时，在始终作用下读入D0到D3。
为了使161正常工作ENP 和ENT 接1另外D0到D3是置数端Q0到Q3是输出端。
在此次设计中用来构建时钟的“时”、“分”、“秒”的计数单位。
图3 74LS160的简易图形符号表3 74LS160的功能表（3）74LS48 2片数码管有两种：直接显示与译码显示。
译码显示还有共阴极与共阳极之分，74LS47芯片为驱动共阳极数码管器件，74LS48芯片为驱动共阴极数码管器件。
本实验用到共阴极数码管，所以我们采用了74LS48芯片。
图4 74LS48引脚排列图(5)74ALS04 6片“非”逻辑运算也称为逻辑反，数字电路中的反相器，作为实现“非”逻辑的电子元件，在实际中经常使用。
反相器是可以将输入信号的相位反转180度，U15A74LS04D这种电路应用在模拟电路，比如说音频放大，时钟振荡器等。
在电子线路设计中，经常要用到反相器。
在此次设计中，反相器被用作在延迟进位的方面。
图5 74LS04D 引脚图（5）74LS85 4片在本次实验中，对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等。
当设定的报时时间与数字时钟当前的记录时间相同时，二输入与非门的输出为高电平，这是SPL 引脚驱动蜂鸣器就会发出提示音，完成定点报时。
用来实现这一功能，我们选择了数值比较器74LS85。
图6 74LS85引脚排列图 表4 数值比较器74LS85功能表输入量输出量 A|B AGTB ALTB AEQB OAGTB OALTB OAEQN F A>B * * * 1 0 0 F A<B * * * 0 1 0 F A=B1 0 0 1 0 0 0 1 0 0 1 0 **111 1 0 0 0 0 0111(6)74LS138 1片由表5可以看出，其输入信号为原码。
译码过程中，根据A 0、A 1、A 2 的取值组合，0Y ~ 7Y 中某一个输出为低电平，且 i i Y m =，()i 0,1,2,,7=⋯为最小项。
图7 74LS138的简易图形符号 表5 74LS138的功能表4. 设计过程4.1显示电路模块设计显示电路模块设计可以用数码管来完成，数码管有两种：直接显示与译码显示。
译码显示还有共阴极与共阳极之分，74LS47芯片为驱动共阳极数码管器件，74LS48芯片为驱动共阴极数码管器件。
DCD-HEX芯片不需要译码可直接使用，所以在本次设计中直接采用DCD-HEX类型数码管。
图8 数码管显示电路4.2时钟脉冲电路模块设计时钟脉冲电路可以由晶振组成，也可以由555定时电路构成。
本次设计采用的时由555定时电路构成的秒脉冲发生器。
555定时振荡电路输出方波信号，其振荡周期T由电阻R1、R2与电容C决定，振荡周期T的数值为T=0.7（R1+2R2）C=0.9996s555定时电路输出引脚的输出频率为1Hz。
在仿真时，1Hz用于时钟运行，其他信号用于调试与仿真。
图9 秒脉冲发生器4.3计时模块电路设计在数字时钟电路中，六十进制计数电路与二十四进制计数电路是数字时钟的基础部分，它关系到时钟走时正确与否。
(1)分、秒六十进制计数电路设计在数字电路中，74LS160是同步可预制加法十进制计数电路，其内部由四个D触发器和若干个门电路构成，具有计数、置数、保持、异步清零等功能。
分、秒六十进制计数电路可以通过六进制计数电路与十进制计数电路串联实现六十进制计数电路功能，设计电路如图所示。
芯片74LS160（U13）与芯片74LS160(U14)为六十进制计数电路核心器件，U13为秒十位六进制计数电路，U14为秒个位十进制计数电路。
芯片73LS160（U14）在时钟信号的驱动下，其输出在0000～1001之间循环，图10 六十进制计数电路图当记满十个状态时，进位引脚RCO输出进位脉冲，为十进制计数电路提供时钟信号。
芯片74LS160(U13)通过二输入与非门74LS00D(U20B)采用置数法构成计数电路。
当输出端QD、QC、QB、QA出现0101状态时，二输入与非门74LS00D(U20B)输出低电平，使74LS160(U13)的输出端清零，从而实现输出端QD、QC、QB、QA 从0000～0101循环，构成六进制计数电路。
同时，在74LS160(U3)输出0101时，通过反相器使低电平跳变为高电平，形成了六十进制计数电路的进位时钟信号。
(2)二十四进制计数器设计数字时钟的小时计数有12进制和24进制两种，本次设计使用24进制计数电路。
与六十进制计时电路一样，二十四进制计时电路仍然采用两片74LS160芯片来实现，如图所示。
图11 二十四进制计时电路图当芯片74LS160(U1)输出0100、芯片73LS160(U2)输出0010，即出现“24”时，二输入与非门74LS00D(U12B)输出低电平，使两片74LS160芯片同时清零，实现了二十四进制计数电路功能。
4.4计时校时控制模块电路设计图12 计时校时控制模块电路图校时是时钟具有的基本功能当数字时钟运行出现偏差时，通过校时电路可以调整数字时钟的记录时间，使其与标准时间一致。
本设计的计时校时电路由5个常开开关和1个单刀双掷构成，常开开关的下边两个引脚与5V电源相连，单刀双掷开关与多谐振荡器的输出端相连，上面的两个引脚与计数器的输出进位端相连，这样当计时出现偏差时，先拨动单刀双掷开关使时钟停止计时，在通过拨动常开开关来调整数码管上的时间。
4.5整点报时与定点报时模块电路设计图13 整点报时与定点报时模块电路图整点报时电路的输入引脚（U23）依次接到秒计时电路十位和个位的输出端QD、QC、QB、QA。
同样的，U24的引脚一次连接到分计时模块输出端QD、QC、QB、QA上。
当时钟运行到“00”分、“00秒”时，二输入或非门7428（U25A）输出高电平，此时，1KHz蜂鸣器发出相对高频声响。
当数字时钟运行在59分50秒与59分50秒与59分59秒期间时，200Hz蜂鸣器发出相对低频声响。
这样就达到了设计要求。
图14 多功能数字时钟顶层电路5. 仿真调试过程我们在设计和仿真调试过程中遇到了不少问题。
(1)再整点定点报时整合电路中，因引脚命名重复而被系统自动改为了原命名，导致接线错误，我们把连写搭在一起，共用一个引脚从而解决了重名问题。
(2)在二十四进制计数电路图中，我们一开始采用了74LS00,但由于驱动能力差，我们用与非门74LS03来代替，解决了问题.(3)在电路连接过程中，由于电路复杂，在连接过程中出现过看错连线的情况，导致电路最终运行失败，所以，我们就采用了分步的连接方式把每一个模块分别先做好，最后进行连接，这样就避免了连线时看错的问题。
(4)我们一开始采用的时钟脉冲是函数发生器，但是因为连接错误，所以使电路不能够正常工作，后来我们选择采用555计时器构成多频振荡器，通过调节参数来产生1Hz的数字脉冲，最终使电路正常运行。