CMOS集成电路的电热耦合效应及其模拟研究
CMOS 模拟集成电路课件完整
VTHN VTHN0
2qsi Na Cox
VGS 1 0 1.0 VDS 2 0 5
.op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe
*model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7
.end
Systems
Ch13 开关电容电路
Ch14 DAC/ADC
complex Ch10 运算放大器 Ch7 频率响应
Ch11 稳定性和频 率补偿
Ch8 噪声
Ch12 比较器 Ch9 反馈
Ch3 电流源电流镜 simple Ch4 基准源 Circuits
Devices
Ch5 单级放大器 ch2 MOS器件
*Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u
VGS 1 0 1.0 VDS 2 0 5
设计
属性/规范
系统/电路1
系统/电路2 系统/电路3
……
一般产品描述、想法 系统规范要求的定义
系统设计 电路模块规范定义
电路实现 电路仿真
否
是否满足系统规范
是 物理（版图）设计
物理（版图）验证
寄生参数提取及后仿真
否
是否满足系统规范
CMOS反相器的电路仿真及其工艺模拟和版图设计
CMOS反相器的电路仿真及其工艺模拟和版图设计摘要：CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
本文主要通过简单的介绍基于Cadence的CMOS反相器的电路仿真和版图设计及基于SILV ACO的CMOS反相器的工艺仿真，体现了集成电路CAD 的一种基本方法和操作过程。
关键词：CMOS反相器、Cadence、SILV ACO、仿真、工艺、版图0引言：电子技术的发展使计算机辅助设计（CAD）技术成为电路设计不可或缺的有力工具。
国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿真、工艺模拟与仿真、逻辑电路分析、优化设计、印刷电路板的布线等。
CAD 技术的发展使得电子线路设计的速度、质量、精确度得以保证。
顺应集成电路发展的要求，集成电路CAD，确切地说是整个电子设计自动化必须要有更大的发展。
随着集成电路与计算机的迅速发展，以CAD为基础的EDA技术一渗透到电子系统和专用集成电路设计的各个环节。
一个能完成比较复杂的VLSI设计的EDA系统一般包括10~20个CAD工具，涉及从高层次数字电路的自动综合、数字系统仿真、模拟电路仿真到各种不同层次的版图设计和校验工具，完成自顶向下的VLSI设计的各个环节和全部过程。
为满足日益增大的信息处理能力的需求，主要从实现图形最小尺寸的工艺精度和提高单位面积晶体管数目的集成度两个方面来努力，还要综合考虑满足电路功能以及工作频率和功耗的性能指标。
CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
1基于Cadence的CMOS反相器的设计：1.1 Cadence简介：Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计和PCB板设计。
电子科技大学集成电路原理实验CMOS模拟集成电路设计与仿真王向展
实验报告课程名称：集成电路原理实验名称： CMOS模拟集成电路设计与仿真小组成员：实验地点：科技实验大楼606 实验时间： 2017年6月12日2017年6月12日微电子与固体电子学院一、实验名称：CMOS模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是V/μs。
运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。
2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。
3、增益带宽积：放大器带宽和带宽增益的乘积，即运放增益下降为1时所对应的频率。
4、相位裕度：使得增益降为1时对应的频率点的相位与-180相位的差值。
5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。
6、输出电压摆幅：一般指输出电压最大值和最小值的差。
图 1两级共源CMOS运放电路图实验所用原理图如图1所示。
图中有多个电流镜结构，M1、M2构成源耦合对，做差分输入；M3、M4构成电流镜做M1、M2的有源负载；M5、M8构成电流镜提供恒流源；M8、M9为偏置电路提供偏置。
M6、M7为二级放大电路，Cc为引入的米勒补偿电容。
其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率：SR=I5I I第一级增益：I I1=−I I2I II2+I II4=−2I I1I5(I2+I3)第二级增益：I I2=−I I6I II6+I II7=−2I I6I6(I6+I7)单位增益带宽：GB=I I2I I输出级极点：I2=−I I6I I零点：I1=I I6I I正CMR：I II,III=I II−√5I3−|I II3|(III)+I II1,III负CMR：I II,III=√I5I1+III5,饱和+I II1,III+I II饱和电压：III,饱和=√2I III功耗：I IIII=(I8+I5+I7)(I II+I II)四、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
CMOS模拟集成电路设计
CMOS模拟集成电路设计CMOS模拟集成电路是一种基于互补金属氧化物半导体(CMOS)技术实现的集成电路，主要用于设计和制造各种模拟电路，如运放、滤波器、振荡器、功率放大器等。
本文将介绍CMOS模拟集成电路设计的原理、方法和相关技术。
CMOS模拟集成电路的设计原理是基于CMOS技术中的n型和p型金属氧化物半导体场效应晶体管(NMOS和PMOS)。
这两种晶体管互补工作在导通和截止之间，通过改变栅极电压来控制电流的流动。
此外，CMOS技术还使用了源沟道结构和金属氧化物半导体(MOS)的结构特性，以提供可靠的电流和电压增益。
CMOS模拟集成电路设计的方法涉及到几个关键的步骤。
首先，设计师需要进行电路架构设计，确定电路所需的功能和性能指标。
然后，根据电路的需求，设计师需要选择和设计适当的基本电路单元，如差分放大器、共源共极放大器等。
接下来，设计师需要利用各种仿真工具对电路进行模拟和验证，以确保电路的稳定性和可靠性。
最后，设计师需要进行版图设计和布线，生成最终的集成电路布局。
在CMOS模拟集成电路设计过程中，设计师需要考虑到多种因素。
首先，设计师需要选择适当的工艺和器件参数，以满足电路性能和功率需求。
其次，设计师需要进行功耗和噪声分析，以优化电路的能耗和信号质量。
此外，设计师还需要考虑温度和工作条件下电路的性能稳定性。
CMOS模拟集成电路设计中的一项重要任务是电路的性能评估和优化。
设计师可以使用各种技术和工具来提高电路的性能，如电流镜设计、电源抑制技术、反相器结构优化等。
此外，设计师还可以通过器件和工艺的改进来提高电路的性能。
总结起来，CMOS模拟集成电路设计是一项复杂的任务，需要设计师具备深厚的电路和器件知识，以及熟练的仿真和设计工具的使用。
通过深入理解电路原理和方法，设计师可以设计出高性能和可靠的模拟集成电路。
在未来，随着CMOS技术的不断发展和改进，CMOS模拟集成电路将在各种应用领域发挥越来越重要的作用。
cmos模拟集成电路设计与仿真实例——基于cadence ic617
cmos模拟集成电路设计与仿真实例——基于cadence ic617CMOS（互补金属氧化物半导体）模拟集成电路是现代电子设备中常见的一种设计和制造技术。
在本文中，我们将介绍基于Cadence IC617的CMOS模拟集成电路设计和仿真实例，以便读者了解CMOS电路设计的基本流程和重要步骤。
步骤1：设计电路首先，我们需要确定所设计的电路的功能和性能指标。
例如，我们可以设计一个运算放大器电路来放大输入的电压信号。
然后，我们可以使用Cadence IC617中的设计工具创建原始的电路图。
在Cadence IC617中，我们可以选择所需的电路元件，如MOS管、电容器和电阻器，并将它们放置在电路图中。
然后，我们可以将它们连接起来，以实现所需的电路功能。
在设计电路时，我们需要注意元件的尺寸和位置，以及电路的布局，以确保性能和可靠性。
步骤2：参数化模型完成电路设计后，接下来我们需要为每个元件选择适当的参数化模型。
这些模型是描述元件行为和特性的数学表达式。
例如，我们可以选择MOS管的Spice模型，该模型可以描述其转导和容性特性。
在Cadence IC617中，我们可以通过浏览模型库，选择适合我们电路的元件模型。
然后，我们可以将这些模型与电路元件关联起来，以便在仿真过程中使用。
步骤3：电路布局完成参数化模型的选择后，我们需要进行电路布局。
电路布局是将电路元件实际放置在芯片上的过程。
在Cadence IC617中，我们可以使用布局工具来配置电路元件的位置和尺寸。
在电路布局过程中，我们需要考虑元件之间的互连和布线。
我们可以使用布线工具来连接元件的引脚，并确保布线符合规定的电气规范。
同时，我们还需要遵循布线规则，以确保信号传输的稳定性和可靠性。
步骤4：参数抽取和后仿真完成电路布局后，我们可以进行参数抽取和后仿真。
参数抽取是从电路布局中提取出元件的真实特性和物理参数的过程。
在Cadence IC617中，我们可以使用抽取工具来自动提取电路布局中各个元件的参数。
模拟cmos集成电路设计研究生课程实验报告
模拟CMOS集成电路设计研究生课程实验报告一、概述在现代集成电路设计领域，模拟CMOS集成电路设计一直是一个备受关注的课题。
本实验旨在通过对模拟CMOS集成电路设计相关内容的学习和实践，加深对该领域的理解，并提升设计实践能力。
本文将介绍实验内容、实验过程和实验结果，并结合个人观点对模拟CMOS集成电路设计进行探讨。
二、实验内容1. 实验名称：基于CMOS工艺的运算放大器设计与仿真2. 实验目的：通过对基本运算放大器的设计与仿真，理解模拟CMOS 集成电路设计的基本原理和方法。
3. 实验要求：设计一个基于CMOS工艺的运算放大器电路，并进行仿真验证。
4. 实验器材与软件：PSPICE仿真软件、计算机、基本电路元件。
三、实验过程1. 设计基本运算放大器电路a. 根据理论知识，选择合适的CMOS工艺器件，并进行电路拓扑设计。
b. 计算电路的主要参数，如增益、带宽、输入输出阻抗等。
c. 优化设计，满足实际应用需求。
2. 运算放大器电路仿真a. 在PSPICE软件中建立电路模型。
b. 分析仿真结果，验证设计参数是否符合预期。
c. 优化设计，使得电路性能达到最佳状态。
四、实验结果经过反复设计与仿真，最终得到了一个基于CMOS工艺的运算放大器电路。
在PSPICE软件中进行仿真测试，结果表明设计的运算放大器电路性能良好，能够满足设计要求。
在输入端加入正弦波信号，输出端得到经过放大和处理的信号，验证了电路的正常工作。
五、总结与回顾通过本次实验，我深刻理解了模拟CMOS集成电路设计的基本原理和方法。
从初步设计到最终仿真，我逐步掌握了电路设计与优化的过程，并将理论知识应用到实践中。
在今后的学习和工作中，我将继续深入研究模拟CMOS集成电路设计，不断提升自己的技能。
六、个人观点与理解模拟CMOS集成电路设计是一个复杂而又具有挑战性的领域。
在实验过程中，我深刻意识到了理论知识与实际应用的紧密通联，只有不断实践与探索，才能够更好地理解与掌握。
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告
电子科大集成电路原理实验报告-CMOS模拟集成电路设计与仿真标准实验报告电子科技大学微电子与固体电子学院集成电路原理与设计CMOS模拟集成电路设计与仿真电子科技大学实验报告实验地点：211楼606 实验时间：2014.6.7一、实验室名称：微电子技术实验室二、实验项目名称：CMOS模拟集成电路设计与仿真三、实验学时：4四、实验原理参照实验指导书。
五、实验目的本实验是基于微电子技术应用背景和《集成电路原理与设计》课程设置及其特点而设置，为IC设计性实验。
其目的在于：根据实验任务要求，综合运用课程所学知识自主完成相应的模拟集成电路设计，掌握基本的IC设计技巧。
学习并掌握国际流行的EDA仿真软件Cadence的使用方法，并进行电路的模拟仿真。
六、实验内容1、UNIX操作系统常用命令的使用，Cadence EDA仿真环境的调用。
2、设计一个运算放大器电路，要求其增益大于40dB, 相位裕度大于60?，功耗小于10mW。
3、根据设计指标要求，选取、确定适合的电路结构，并进行计算分析。
4、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析、建立时间小信号特性和压摆率大信号分析，能熟练掌握各种分析的参数设置方法。
5、电路性能的优化与器件参数调试，要求达到预定的技术指标。
6、整理仿真数据与曲线图表，撰写并提交实验报告。
七、实验仪器设备（1）工作站或微机终端一台（2）局域网2（3）EDA仿真软件 1套八、实验步骤1、根据实验指导书熟悉UNIX操作系统常用命令的使用，掌握Cadence EDA仿真环境的调用。
2、根据设计指标要求，设计出如下图所示的电路结构。
并进行计算分析，确定其中各器件的参数。
3、电路的仿真与分析，重点进行直流工作点、交流AC分析、瞬态Trans分析，能熟练掌握各种分析的参数设置方法。
4、电路性能的优化与器件参数调试，要求达到预定的技术指标。
具体计算步骤如下：（参见模拟CMOS集成电路设计）1. 通过额定功耗和片外电容C计算偏置电路电流以及流进M6，M8电流，再通过相关试验得到相关pmos，nmos的Vth和k和λ，得到m6，m8，m9宽长比并计算密勒电容Cc2. 通过cmr计算m4和m0的宽长比3. 通过GB和Cc求出m2和m5宽长比4. 由m6，m8的Ids电流计算m7宽长比5. 进行电路仿真，观察电路是否符合各方面要求。
模拟cmos集成电路设计研究生课程实验报告
模拟cmos集成电路设计研究生课程实验报告模拟CMOS集成电路设计研究生课程实验报告1. 引言在现代电子工程领域中，模拟CMOS集成电路设计一直是一个备受关注的研究领域。
本文将对模拟CMOS集成电路设计研究生课程实验进行全面评估，并撰写一份有价值的实验报告。
通过这篇文章，我们将深入探讨模拟CMOS集成电路设计的原理、方法和实践，为读者带来深刻而全面的理解。
2. 实验内容本次课程实验旨在通过实际操作，让学生深入理解模拟CMOS集成电路设计的基本原理和流程。
实验包括了对CMOS集成电路的基本认识、基于SPICE仿真工具的电路模拟设计、以及实际电路的布局与布线等内容。
在实验中，学生需要掌握CMOS集成电路的工作原理、信号传输特性、电路设计的基本流程以及布局与布线的关键技术。
3. 深度评估通过对实验内容的深度评估，我们可以认识到模拟CMOS集成电路设计的复杂性和重要性。
学生需要理解CMOS技术在集成电路设计中的核心地位，以及其在实际电路中的应用。
SPICE仿真工具在电路设计中的作用和优势也是本次实验的重要内容。
电路的布局与布线对于电路性能的影响不可忽视，学生需要深入理解布局布线的原理和方法。
4. 文章撰写在文章的撰写过程中，我们将按照知识的文章格式进行，使用序号标注，并在内容中多次提及模拟CMOS集成电路设计这一主题。
在文章的开头，我们将对模拟CMOS集成电路设计的重要性和实验的背景进行介绍，为读者带来对主题的直观了解。
我们将从CMOS集成电路的基本原理和工作特性入手，逐步展开对实验内容的深入解析。
在文章的结尾，我们将总结实验的收获和体会，共享对模拟CMOS集成电路设计的个人观点和理解。
5. 总结与展望通过本文的撰写和深度评估，我们不仅对模拟CMOS集成电路设计研究生课程实验进行了全面解析，同时也为读者带来了对这一领域的深刻理解和启发。
未来，希望能进一步探讨模拟CMOS集成电路设计的前沿技术和发展趋势，为电子工程领域的学术研究和技术应用提供更多有价值的内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
收稿日期:2000-04-10; 定稿日期:2000-05-27基金项目:国家自然科学基金重大项目(59995550-01)第31卷第1期2001年2月微电子学Microelect ronics Vo l .31,№1F eb .2001文章编号:1004-3365(2001)01-0010-03CMOS 集成电路的电热耦合效应及其模拟研究刘 淼,周润德,贾松良(清华大学 微电子学研究所,北京 100084)摘 要: 文章基于集成电路具体的封装结构提出了它的热学分析模型。
针对均匀温度分布的集成电路,采用解耦法实现了电热耦合模拟软件Etsim ,并研究分析了温度对集成电路性能和功耗的影响。
关键词: CMOS 集成电路;自热效应;电热耦合效应中图分类号: TN 432文献标识码: AA Simulation and Study of Electro -Thermal Coupling Effects in CMOS IC 'sLIU M iao ,ZHOU Run -de ,JIA Song -liang(I nstitute of M icroelectr onics ,T sing hua Univ ersi ty ,Beij ing 100084,P .R .Chi na )Abstract : A ther mal analy sis model fo r a packaged IC chip is proposed and the temper atur e -dependent cir cuit per -formance is analyzed.Based on r elaxation method,an electro-ther mal simulator (Etsim)has been developed,which can be used to simulate the electr o-thermal effects under unifor m temperature distr ibution.Key words : CM OS IC;Self-heat effect;Electro -thermal coupling effect EEACC : 2570D 1 引 言在一个集成电路中存在着两个子系统:电学子系统和热学子系统。
电学子系统由电学元件,如晶体管、电阻等,联结构成;热学子系统由芯片本身及其封装构成。
两个系统相互耦合:电学元件的功耗作为热学网络的热源,而热学网络中不同温度值作为参数会影响电学系统中元器件及其性能。
集成电路在没有外部热源的情况下,由电压、电流作用产生的功耗使得芯片本身温度升高。
温度升高一方面会导致电流下降、电路延时增加,影响电路性能,另一方面会造成电路可靠性的下降。
因此,为保证电路性能和可靠性的要求,有必要对集成电路进行电热耦合模拟。
电热耦合模拟,就是在考虑电路自热效应的情况下,模拟电路自身功耗造成的工作温度升高和在该温度下的电路性能。
国际上自70年代起就有这方面的研究[1～7],主要有耦合法和解耦法两种模拟方法:耦合法是将热的问题映射到电学方程中,并且由模拟器同时求解热学、电学子系统;解耦法认为电学子系统和热学子系统相对独立,由热学模拟器和电学模拟器分别模拟这两个子系统,将计算结果迭代直至满足收敛条件[3]。
两种方法各有利弊。
本文采用解耦法进行集成电路的电热耦合模拟,并分析温度对集成电路性能的影响。
我们采用HSPICE 电路模拟程序为基础来模拟电路的电流、电压、延时、以及功耗的分布情况;再根据功耗分布情况和集成电路的热学模型来计算温度分布情况。
2 电热耦合模拟流程由于集成电路的热学时间常数为微秒数量级,远大于我们所研究的电路的工作时钟周期和输入信号周期,可以认为,集成电路的工作温度达到稳态后不随功耗的动态变化而变化,由平均功耗来决定;另外,当集成电路功耗分布比较均匀时,如一般的数字逻辑电路,芯片的内部工作温度之差较小,在这种情况下,为简便运算,可以视整个芯片为等温面,将整个集成电路作为一个等效热阻进行分析。
均匀温度分布的静态电热耦合模拟流程如图1所示。
图1 电热耦合模拟流程图采用以上方法,我们开发了静态热电耦合模拟程序Etsim 。
给出集成电路的网表和版图信息,应用ETsim 可以得到芯片的稳态工作温度和该温度下的电路性能。
3 陶瓷封装集成电路的热学分析模型 为根据功耗分布情况来计算集成电路中的温度分布情况,我们需要建立集成电路的热学模型。
对于陶瓷封装的集成电路,其简化的热学分析模型如图2所示,并作以下假设[1]:1)芯片的功耗(热源)位于硅片的上表面,器件在热学上为一多层结构;2)器件安装在理想热沉上,每层由其材料的面积、厚度、热导率、热容等参数表示;3)热的传输只通过结构的底层,认为侧面绝热;4)只考虑热沿材料的传导,不考虑热的对流和辐射;5)热沉的外表面恒温。
图2 集成电路的热学模型在上述一维稳态均匀传热的假定下,材料热阻为:R t =L /(A e ×K ),其中L 、A e 、K 分别为材料的厚度、有效面积和热导率。
根据集成电路的多层结构热学模型以及热阻的计算公式,可以得到集成电路的稳态等效热阻为: R th =R1+R 2+式中,A ce1～3分别为芯片、粘接层、陶瓷的有效热传导面积,L 1、L 2、L 3和K 1、K 2、K 3分别对应于芯片、粘接层和陶瓷的厚度及热导率。
陶瓷DIP 封装的各层材料特性如表1所示(说明:材料的热导率受温度、纯度等因素的影响,表1为室温(25°C )下常用数值)[8]。
表1 陶瓷封装材料特性材料掺杂Si 陶瓷A l 2O 3粘接层(导电)热导率/W m -1 K -184161.587我们可以估算由电路自身功耗造成的芯片温升:T j =T a +R t ×P d ,其中,T j 为芯片表面平均结温,T a 为环境温度,R t 为集成电路的等效热阻,P d 为电路的平均功耗。
4 温度对集成电路性能和功耗的影响首先,考虑温度对MOS 管性能的影响。
M OS 管的转移特性(一阶近似)可表示为:I ds =K p ×(V g -V t0)2= C ox W 2L(V g -V t0)2(2)式中,迁移率 和阈值电压V t0受温度影响最大。
1)迁移率:载流子的散射机制决定迁移率 ,其中起主要作用的是声子散射。
由于声子浓度正比于温度T ,所以迁移率 随着温度的升高而下降,依赖关系近似为: (T )∞T -3/2(3)2)阈值电压:阈值电压V t0的物理机制决定了V t0随温度的升高而线性下降。
由于阈值电压V t0受温度的影响比较小,迁移率 起主要作用,所以温度升高导致源漏电流减小,从而影响其他电路性能,如上升、下降时间增加,延迟时间增大,工作频率减小等,甚至会导致M OS 管的负阻现象:即当MOS 器件的源漏电压、电流较大时,饱和区源漏电流随源漏电压的增高而下降,其微分导数为负值。
其次,考虑温度对CMOS 集成电路功耗的影响。
CM OS 电路的平均功耗由三部分组成:动态功耗P dyn ,短路功耗P sc ,漏电功耗P leak 。
P avg =P dyn +P sc +P leak (4)1)动态功耗:对电容充电造成的功耗,P dyn = 0→1C L V 2dd fclk,其中, 0→1为电路节点从0到1翻转的概率。
只要电路工作频率满足对输出节点的完全充放电,则动态功耗不受温度的影响;2)短路功耗:由电源到地的直流通路造成的功耗,P SC = 0→1V dd (t r +t f )I s c max 。
其中,短路电流最大值I sc max 与载流子迁移率 成正比,假设输入信号的上升、下降时间t r 、t f 不变,则随着温度的升高,I sc max 降低,P sc 减小。
CMOS 电路短路功耗一般小于总功耗的20%。
3)漏电功耗:主要由晶体管的亚阈值导通电流和PN 结反偏导通电流造成,随着温度升高而增加。
漏电功耗虽然占比例很小,但随着特征尺寸进入深亚微米阶段,漏电流影响将增加。
5 电热耦合模拟结果及分析应用上述ETsim 电热耦合模拟程序对9级反相器链电路进行电热耦合模拟,分析电路自热效应造成的电路温度升高和性能影响。
9级反相器链电路采用标准0.6 m CM OS 工艺设计,MOS 管的尺寸为(W /L )n =12 m /1.2 m ,(W /L )p =36 m /1.2 m 。
应用Etsim 对其进行电热耦合模拟,设电路的等效热阻为2000°C/W,初始工作温度为25°C,收敛条件为 T =0.1°C ,模拟的迭代过程以及结果如图3所示。
从图中可以看出,反相器链电路经过5次迭代即达到收敛,稳态温度和功耗分别为54.30°C 和14.65mW 。
电路自身功耗造成工作温度的上升,而工作温度升高又使得短路电流减小以及总平均功耗下降。
另外,我们比较电热耦合模拟和普通电路模拟得到的电路性能,反相器链的振荡周期分别为2.488ns 和2.250ns,这主要是因为电路图3 电热耦合模拟的迭代过程工作温度变化会影响电路性能(温度每上升10°C,振荡周期增加约5%),温度升高使CMOS 电路的源漏电流减小,反相器的延时和振荡周期增加。
从对反相器链电路的电热耦合模拟结果可以看出,电路自身功耗会使芯片的工作温度有相当的升高,温升幅度与集成电路的功耗和等效热阻有关。
一般情况下,工作温度升高造成集成电路的源漏电流减小、延时增加、性能变坏。
另外,从模拟的迭代过程可以看出,当芯片温度分布比较均匀时,集成电路的电学子系统和热学子系统之间的耦合比较弱,采用解耦法只需要4、5次迭代即可达到收敛。
6 结 论本文在提出一种集成电路芯片热学分析模型的基础上针对均匀温度分布的集成电路开发了静态电热耦合模拟软件ET sim 。
对反相器链电路的热电耦合模拟结果显示,自热效应对集成电路的工作温度和性能造成较大的影响,因此,有必要对集成电路进行电热耦合模拟,以验证电路的性能和可靠性要求,并在电路和版图设计时进行优化。
参考文献:[1]Csendes A ,Szekely V ,R encz M .A n efficient t her mal sim ulat ion tool for ICs,micro system elements and M CM s:the S-T HERM A N AL [J].M icro electr onicsJ,1998;29(3):241-255.[2]Cheng Y,R aha P.I LL ISFD -T :an elect rothermal ti-ming sim ulat or for temper atur e-sensit ive reliability di-ag no sis o f CM O S V L SI chips [J].IEEE T r ans Co m-puter -A ided Desig n,1998;17(8):668-681.[3]Szekely V ,Poppe A.Electro -thermal simulation:a r e-alization by simultaneous iter ation [J ].M icro electr onics J,1997;28(3):245-247.[4]L ee S ,A llsto t D .Electr other mal simulation of integr at-ed cir cuits [J].I EEE J Sol Sta Cir c,1993;28(12):1283-1293.[5]N ooshabadi S,Visw eswar an G,N agchoudhur i D.A M OS transistor t her mal sub -cir cuit for the SPICE cir -cuit simulator [J].M icroelectr onics J,1998;29(3):229-234.[6]Petegem W ,Geeraerts B.Electr other mal simulation and design of integ rated cir cuits [J ].IEEE J Sol Sta Circ,1994;29(2):143-146.[7]Fukahori K ,Gr ay P .Computer simulation of integr at-ed cir cuits in the presence of electro ther mal interaction[J ].IEEE J Sol Sta Circ ,1976;11(6):834-846.[8]Chang C Y ,Sze S M.U L SI technolog y[M ].M cG raw -Hill Com p Inc ,1995.作者简介: 刘 淼(1975—),女(汉族),山东省人,硕士研究生于清华大学电子工程系获学士学位,低功耗设计研究。