浅谈数字IC设计技术(一)

浅谈数字ＩＣ设计技术(一)

摘要:随着数字电路设计的规模以及复杂程度的提高，对其进行设计所花费的时间和费用也随之而提高。根据近年来的统计，对数字系统进行设计所花的时间占到了整个研发过程的60%以上。所以减少设计所花费的实践成本是当前数字电路设计研发的关键，这就必须在设计的方法上有所突破。

关键词:数字系统；IC；设计

一、数字IC设计方法学

在目前CI设计中，基于时序驱动的数字CI设计方法、基于正复用的数字CI设计方法、基于集成平台进行系统级数字CI设计方法是当今数字CI设计比较流行的3种主要设计方法，其中基于正复用的数字CI设计方法是有效提高CI设计的关键技术。它能解决当今芯片设计业所面临的一系列挑战:缩短设计周期，提供性能更好、速度更快、成本更加低廉的数字IC芯片。

基于时序驱动的设计方法，无论是HDL描述还是原理图设计，特征都在于以时序优化为目标的着眼于门级电路结构设计，用全新的电路来实现系统功能;这种方法主要适用于完成小规模ASIC的设计。对于规模较大的系统级电路，即使团队合作，要想始终从门级结构去实现优化设计，也很难保证设计周期短、上市时间快的要求。

基于PI复用的数字CI设计方法，可以满足芯片规模要求越来越大，设计周期要求越来越短的要求，其特征是CI设计中的正功能模块的复用和组合。采用这种方法设计数字CI，数字CI包含了各种正模块的复用，数字CI的开发可分为模块开发和系统集成配合完成。对正复用技术关注的焦点是，如何进行系统功能的结构划分，如何定义片上总线进行模块互连，应该选择那些功能模块，在定义各个功能模块时如何考虑尽可能多地利用现有正资源而不是重新开发，在功能模块设计时考虑怎样定义才能有利于以后的正复用，如何进行系统验证等。基于PI复用的数字CI的设计方法，其主要特征是模块的功能组装，其技术关键在于如下三个方面:一是开发可复用的正软核、硬核;二是怎样做好IP复用，进行功能组装，以满足目标CI的需要;三是怎样验证完成功能组装的数字CI是否满足规格定义的功能和时序。

二、典型的数字IC开发流程

典型的数字CI开发流程主要步骤包含如下24方面的内容:

(1)确定IC规格并做好总体方案设计。

(2)RTL代码编写及准备etshtnehc代码。

(3)对于包含存储单元的设计，在RTL代码编写中插入BIST(内建自我测试)电路。

(4)功能仿真以验证设计的功能正确。

(5)完成设计综合，生成门级网表。

(6)完成DFT(可测试设计)设计。

(7)在综合工具下完成模块级的静态时序分析及处理。

(8)形式验证。对比综合网表实现的功能与TRL级描述是否一致。

(9)对整个设计进行Pre一layout静态时序分析。

(10)把综合时的时间约束传递给版图工具。

(11)采样时序驱动的策略进行初始化nooprlna。内容包括单元分布，生成时钟树

(12)把时钟树送给综合工具并插入到初始综合网表。

(13)形式验证。对比插入时钟树综合网表实现的功能与初始综合网表是否一致。

(14)在步骤(11)准布线后提取估计的延迟信息。

(15)把步骤(14)提取出来的延迟信息反标给综合工具和静态时序分析工具。

(16)静态时序分析。利用准布线后提取出来的估计延时信息。

(17)在综合工具中实现现场时序优化(可选项)。

(18)完成详细的布线工作。

(19)从完成了详细布线的设计中提取详细的延时信息。

(20)把步骤(19)提取出来的延时信息反标给综合工具和静态时序分析工具。

(21)Post-layout静态时序分析。

(22)在综合工具中实现现场时序优化(可选项)。

(23)Post一alyout网表功能仿真(可选项)。

(24)物理验证后输出设计版图数据给芯片加工厂。

对于任何CI产品的开发，最初总是从市场获得需求的信息或产品的概念，根据这些概念需求，CI工程师再逐步完成CI规格的定义和总体方案的设计。总体方案定义了芯片的功能和模块划分，定义了模块功能和模块之间的时序等内容。在总体方案经过充分讨论或论证后开始CI产品的开发。CI的开发阶段包含了设计输入、功能仿真、综合、DFT(可测试设计)、形式验证、静态时序分析、布局布线等内容。而CI的后端设计包括布局、插入时钟树、布线和物理验证等内容，后端设计一般能在软件中自动完成，如SIE软件就能自动完成布局布线。

数字IC设计经典笔试题

数字IC设计经典笔试题张戎王舵蒋鹏程王福生袁波摘要本文搜集了近年来数字IC设计公司的经典笔试题目，内容涵盖FPGA、V erilogHDL编程和IC设计基础知识。 Abstract This article includes some classical tests which have been introduced into interview by companies in digital IC designing in recent years. These tests are varied from FPGA，verlog HDL to base knowledge in IC designing. 关键词 FPGA VerilogHDL IC设计引言近年来，国内的IC设计公司逐渐增多，IC公司对人才的要求也不断提高，不仅反映在对相关项目经验的要求，更体现在专业笔试题目难度的增加和广度的延伸。为参加数字IC 设计公司的笔试做准备，我们需要提前熟悉那些在笔试中出现的经典题目。 IC设计基础 1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？

电子技术课程设计题目

电子技术课程设计一、课程设计目的： 1．电子技术课程设计是机电专业学生一个重要实践环节，主要让学生通过自己设计并制作一个实用电子产品，巩固加深并运用在“模拟电子技术”课程中所学的理论知识； 2．经过查资料、选方案、设计电路、撰写设计报告、答辩等，加强在电子技术方面解决实际问题的能力，基本掌握常用模拟电子线路的一般设计方法、设计步骤和设计工具，提高模拟电子线路的设计、制作、调试和测试能力； 3．课程设计是为理论联系实际，培养学生动手能力，提高和培养创新能力，通过熟悉并学会选用电子元器件，为后续课程的学习、毕业设计、毕业后从事生产和科研工作打下基础。二、课程设计收获： 1.学习电路的基本设计方法；加深对课堂知识的理解和应用。 2.完成指定的设计任务，理论联系实际，实现书本知识到工程实践的过渡； 3.学会设计报告的撰写方法。三、课程设计教学方式：以学生独立设计为主，教师指导为辅。四、课程设计一般方法 1. 淡化分立电路设计，强调集成电路的应用一个实用的电子系统通常是由多个单元电路组成的，在进行电子系统设计时，既要考虑总体电路的设计，同时还要考虑各个单元电路的选择、设计以及它们之间的相互连接。由于各种通用、专用的模拟、数字集成电路的出现，所以实现一个电子系统时，根据电子系统框图，多数情况下只有少量的电子电路的参数计算，更多的是系统框图中各部分电子电路要正确采用集成电路芯片来实现。 2. 电子系统内容步骤：总体方案框图---单元电路设计与参数计算---电子元件选择---单元电路之间连接---电路搭接调试---电路修改---绘制总体电路---撰写设计报告(课程设计说明书) （1）总体方案框图：反映设计电路要求，按一定信息流向，由单元电路组成的合理框图。比如一个函数发生器电路的框图：（2）单元电路设计与参数计算---电子元件选择：基本模拟单元电路有：稳压电源电路，信号放大电路，信号产生电路，信号处理电路（电压比较器，积分电路，微分电路，滤波电路等），集成功放电路等。基本数字单元电路有：脉冲波形产生与整形电路（包括振荡器，单稳态触发器，施密特触发器），编码器，译码器，数据选择器，数据比较器，计数器，寄存器，存储器等。为了保证单元电路达到设计要求，必须对某些单元电路进行参数计算和电子元件选择，比如：放大电路中各个电阻值、放大倍数计算；振荡电路中的电阻、电容、振荡频率、振荡幅值的计算；单稳态触发器中的电阻、电容、输出脉冲宽度的计算等；单元电路中电子元件的工作电压、电流等容量选择。

电子技术课程设计

电子技术课程设计PWM调制解调器班级：电信1301 姓名：曹剑钰学号：3130503028

一、设计任务与要求 1.要求设计一款PWM（脉冲宽度调制）电路，利用一可调直流电压调制矩形波脉冲宽度（占空比）。信号频率10kHz；占空比调制范围10%~90%；设计一款PWM解调电路，利用50Hz低频正弦信号接入调制电路，调制信号输入解调电路，输入与原始信号等比例正弦波。 2.提高要求：设计一50Hz正弦波振荡电路进行PWM调制。 3.限制：不得使用理想运放、二极管、三极管、场效应管；基本要求的输入电压使用固定恒压源接自行设计的电路实现可调；同步方波不得利用信号发生器等软件提供设备产生。二、总体方案设计 1.脉宽调制方案：方案一：三角波脉宽调制，三角波电路波形可以由积分电路实现，把方波电压作为积分电路的输入电压，经过积分电路之后就形成三角波，再通过电压比较器与可调直流电压进行比较，通过调节直流电源来调制脉宽。方案二：锯齿波脉宽调制，锯齿波采用定时器NE555接成无稳态多谐振荡器，和方案一相似，利用直流电压源比较大小调节方波脉宽。方案三：利用PC机接口控制脉宽调制的PWM电路。比较：方案一结构简单，思路清晰，容易实现，元器件常用方案二与方案一相似，缺点是调整脉冲宽度不如方案一方案三元器件先进，思路不如方案一清晰简单，最好先择了方案一 2.正弦波产生方案：方案一：RC正弦波振荡电路。 RC正弦波振荡电路一般用来产生1Hz--10MHz范围内的低频信号，由RC 串并联网络组成，也称为文氏桥振荡电路，串并联在此作为选频和反馈网络。电路的振荡频率为f=1/2πRC，为了产生振荡，要求电路满足自激震荡条件，振荡器在某一频率振荡的条件为：AF=1.该电路主要用来产生低频信号。

数字电路课程设计——多功能数字钟

课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目: 多功能数字钟的设计仿真与制作初始条件：利用集成译码器、计数器、定时器、数码管、脉冲发生器和必要的门电路等数字器件实现系统设计。（也可以使用单片机系统设计实现）要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：1周内完成对多功能数字钟的设计、仿真、装配与调试。 2、技术要求：错误！未找到引用源。设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。错误！未找到引用源。具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。 ③有译码、七段数码显示功能，能显示时、分、秒计时的结果。 ④设计提供连续触发脉冲的脉冲信号发生器， ⑤具有校时单元、闹钟单元和整点报时单元。 ⑥确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排： 1、2009 年6 月20~22 日，查阅相关资料，学习设计原理。 2、2009 年6 月23~24 日，方案选择和电路设计仿真。 3、2009 年6 月25~27 日，电路调试和设计说明书撰写。 4、2009 年6 月28 日上交课程设计成果及报告，同时进行答辩。指导教师签名：年月日系主任（或责任教师）签名：年月日

目录 1.绪论 (3) 2.Proteus软件介绍 (4) 3.总体方案的设计与实现 (6) 3.1 数字钟的原理框图 (6) 3.2 各模块功能分析 (6) 3.2.1晶体振荡器 (6) 3.2.2分频器 (7) 3.2.3时间计数单元 (8) 3.2.4译码驱动及显示单元 (10) 3.2.5校时电源电路 (10) 3.2.6整点报时电路 (11) 4.数字钟的安装与调试 (12) 5.数字钟的工作状态分析 (13) 5.1数字钟的工作过程及结果分析 (13) 5.2数字钟工作过程中出现的问题及解决方法 (13) 6.元件清单 (15) 7.数字钟仿真图 (16) 8.心得体会 (17) 9.参考文献 (18) 10.课程设计成绩评定表 (19)

集成电路IC设计完整流程详解及各个阶段工具简介

IC设计完整流程及工具 IC的设计过程可分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。前端设计的主要流程： 1、规格制定芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。 2、详细设计 Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。 3、HDL编码使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过HDL语言描述出来，形成RTL（寄存器传输级）代码。 4、仿真验证仿真验证就是检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。仿真验证工具Mentor公司的Modelsim，Synopsys的VCS，还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证，该部分个人一般使用第一个-Modelsim。该部分称为前仿真，接下来逻辑部分综合之后再一次进行的仿真可称为后仿真。 5、逻辑综合――Design Compiler 仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基

浅谈数字IC设计技术(一)

浅谈数字ＩＣ设计技术(一) 摘要:随着数字电路设计的规模以及复杂程度的提高，对其进行设计所花费的时间和费用也随之而提高。根据近年来的统计，对数字系统进行设计所花的时间占到了整个研发过程的60%以上。所以减少设计所花费的实践成本是当前数字电路设计研发的关键，这就必须在设计的方法上有所突破。关键词:数字系统；IC；设计一、数字IC设计方法学在目前CI设计中，基于时序驱动的数字CI设计方法、基于正复用的数字CI设计方法、基于集成平台进行系统级数字CI设计方法是当今数字CI设计比较流行的3种主要设计方法，其中基于正复用的数字CI设计方法是有效提高CI设计的关键技术。它能解决当今芯片设计业所面临的一系列挑战:缩短设计周期，提供性能更好、速度更快、成本更加低廉的数字IC芯片。基于时序驱动的设计方法，无论是HDL描述还是原理图设计，特征都在于以时序优化为目标的着眼于门级电路结构设计，用全新的电路来实现系统功能;这种方法主要适用于完成小规模ASIC的设计。对于规模较大的系统级电路，即使团队合作，要想始终从门级结构去实现优化设计，也很难保证设计周期短、上市时间快的要求。基于PI复用的数字CI设计方法，可以满足芯片规模要求越来越大，设计周期要求越来越短的要求，其特征是CI设计中的正功能模块的复用和组合。采用这种方法设计数字CI，数字CI包含了各种正模块的复用，数字CI的开发可分为模块开发和系统集成配合完成。对正复用技术关注的焦点是，如何进行系统功能的结构划分，如何定义片上总线进行模块互连，应该选择那些功能模块，在定义各个功能模块时如何考虑尽可能多地利用现有正资源而不是重新开发，在功能模块设计时考虑怎样定义才能有利于以后的正复用，如何进行系统验证等。基于PI复用的数字CI的设计方法，其主要特征是模块的功能组装，其技术关键在于如下三个方面:一是开发可复用的正软核、硬核;二是怎样做好IP复用，进行功能组装，以满足目标CI的需要;三是怎样验证完成功能组装的数字CI是否满足规格定义的功能和时序。二、典型的数字IC开发流程典型的数字CI开发流程主要步骤包含如下24方面的内容: (1)确定IC规格并做好总体方案设计。 (2)RTL代码编写及准备etshtnehc代码。 (3)对于包含存储单元的设计，在RTL代码编写中插入BIST(内建自我测试)电路。 (4)功能仿真以验证设计的功能正确。 (5)完成设计综合，生成门级网表。 (6)完成DFT(可测试设计)设计。 (7)在综合工具下完成模块级的静态时序分析及处理。 (8)形式验证。对比综合网表实现的功能与TRL级描述是否一致。 (9)对整个设计进行Pre一layout静态时序分析。 (10)把综合时的时间约束传递给版图工具。 (11)采样时序驱动的策略进行初始化nooprlna。内容包括单元分布，生成时钟树 (12)把时钟树送给综合工具并插入到初始综合网表。 (13)形式验证。对比插入时钟树综合网表实现的功能与初始综合网表是否一致。 (14)在步骤(11)准布线后提取估计的延迟信息。 (15)把步骤(14)提取出来的延迟信息反标给综合工具和静态时序分析工具。 (16)静态时序分析。利用准布线后提取出来的估计延时信息。 (17)在综合工具中实现现场时序优化(可选项)。

电子技术课程设计的基本方法和步骤模板

电子技术课程设计的基本方法和步骤

电子技术课程设计的基本方法和步骤一、明确电子系统的设计任务对系统的设计任务进行具体分析, 充分了解系统的性能、指标及要求, 明确系统应完成的任务。二、总体方案的设计与选择 1、查阅文献, 根据掌握的资料和已有条件, 完成方案原理的构想; 2、提出多种原理方案 3、原理方案的比较、选择与确定 4、将系统任务的分解成若干个单元电路, 并画出整机原理框图, 完成系统的功能设计。三、单元电路的设计、参数计算与器件选择 1、单元电路设计每个单元电路设计前都需明确本单元电路的任务, 详细拟订出单元电路的性能指标, 与前后级之间的关系, 分析电路的组成形式。具体设计时, 能够模拟成熟的先进电路, 也能够进行创新和改进, 但都必须保证性能要求。而且, 不但单元电路本身要求设计合理, 各单元电路间也要相互配合, 注意各部分的输入信号、输出信号和控制信号的关系。 2、参数计算为保证单元电路达到功能指标要求, 就需要用电子技术知识对参数进行计算, 例如放大电路中各电阻值、放大倍数、振荡器中电阻、电容、振荡频率等参数。只有很好地理解电路的工作原理, 正确利用计算公式, 计算的参数才能满足设计要求。参数计算时, 同一个电路可能有几组数据, 注意选择一组能完成

电路设计功能、在实践中能真正可行的参数。计算电路参数时应注意下列问题: （1）元器件的工作电流、电压、频率和功耗等参数应能满足电路指标的要求。（2）元器件的极限必须留有足够的裕量, 一般应大于额定值的 1.5倍。（3）电阻和电容的参数应选计算值附近的标称值。 3、器件选择 ( 1) 阻容元件的选择电阻和电容种类很多, 正确选择电阻和电容是很重要的。不同的电路对电阻和电容性能要求也不同, 有些电路对电容的漏电要求很严, 还有些电路对电阻、电容的性能和容量要求很高, 例如滤波电路中常见大容量( 100~3000uF) 铝电解电容, 为滤掉高频一般还需并联小容量( 0.01~0.1uF) 瓷片电容。设计时要根据电路的要求选择性能和参数合适的阻容元件, 并要注意功耗、容量、频率和耐压范围是否满足要求。 ( 2) 分立元件的选择分立元件包括二极管、晶体三极管、场效应管、光电二极管、晶闸管等。根据其用途分别进行选择。选择的器件类型不同, 注意事项也不同。 ( 3) 集成电路的选择由于集成电路能够实现很多单元电路甚至整机电路的功能, 因此选用集成电路设计单元电路和总体电路既方便又灵活, 它不但使系统体积缩小, 而且性能可靠, 便于调试及运用, 在设计电路时颇受欢迎。选用的集成电路不但要在功能和特性上实现设计方案, 而且要满足功耗、电压、速度、价格等方面要求。 4、注意单元电路之间的级联设计, 单元电路之间电气性能的相互匹配问题, 信号的耦合方式

数字电子技术课程设计报告

一、设计任务及要求通过对《数字电子技术》课程的学习，让同学掌握《数字电子技术》课程的基本理论以及方法，加深学生对理论知识的理解，同时积极有效的提高了学生的动手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。为了充分体现这些精神和能力，所以让同学独立自主的制造一个数字时钟，故，对同学设计的数字时钟进行如下要求：时钟显示功能，能够以十进制显示“时”，“分”，“秒”。二、设计的作用、目的（1）．在同学掌握《数字电子技术》课程的基本理论以及方法的基础上，加深学生对理论知识的理解，同时积极有效的提高了学生的动

手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。（2）．掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。（3）. 熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理，熟悉数字钟的设计与制作。（4）. 掌握数字钟的设计、调试方法。三、设计过程 1.方案设计与论证数字钟的逻辑结构主要包括有六十进制计数器、二十四进制计数器（其中包括六十进制计数器和二十四进制计数器均由十进制计数器74LS160接成）、动态显示译码器、LED数码管显示环节、555定时器（可以提供一个比较精确的1Hz的时钟脉冲），时间设置环节可以提供时间的初始设置，动态显示译码器提供将BCD代码(即8421码)译成数码显示管所需要的驱动信号，使LED数码管用十进制数字显示出BCD代码所表示的数值。数字钟电路系统的组成框图：

数字IC设计笔试面试经典100题

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。 4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。 6：什么是亚稳态？为什么两级触发器可以防止亚稳态传播？这也是一个异步电路同步化的问题。亚稳态是指触发器无法在某个规定的时间段内到达一个可以确认的状态。使用两级触发器来使异步电路同步化的电路其实叫做“一位同步器”，他只能用来对一位异步信号进行同步。两级触发器可防止亚稳态传播的原理：假设第一级触发器的输入不满足其建立保持时间，它在第一个脉冲沿到来后输出的数据就为亚稳态，那么在下一个脉冲沿到来之前，其输出的亚稳态数据在一段恢复时间后必须稳定下来，而且稳定的数据必须满足第二级触发器的建立时间，如果都满足了，在下一个脉冲沿到来时，第二级触发器将不会出现亚稳态，因为其输入端的数据满足其建立保持时间。同步器有效的条件：第一级触发器进入亚稳态后的恢复时间+ 第二级触发器的建立时间< = 时钟周期。

电子技术课程设计指导书

贵州理工学院电子技术课程设计指导书(电气工程及其自动化专业) 主撰人：明德刚主审人：电气工程学院 2015年8月

前言电子技术课程设计是在“电路原理”和“模拟电子技术”等课程后专门开设的集中实践课程。着重介绍电子线路的分析和设计方法，相关模拟、数字集成电路的原理和应用。本课程的任务是：培养学生掌握电子线路的基础知识结构，基本理论体系及基本实验技能。使学生掌握基本概念，基本电路的工作原理及分析方法，掌握各种单元电路的特性及使用方法、性能扩展方法，通过各种实验实践教学的配合，培养学生动手能力及分析解决实际问题的能力，为今后续课程的学习打好基础。电子技术是一门实践性很强的课程，在掌握好理论知识的同时，也应加强实践教学环节的学习。培养学生的实践动手能力。电气自动化类专业的一大特色是采用弱电电路来控制强电电路，因此在实践教学环节中首先应当培养学生的安全意识；其次，模块化是目前电子、电气技术发展的趋势，应当培养学生以全局的观念来设计电路，以模块的思想来规划子电路；再次，当代电路对工艺和抗电磁干扰的要求越来越高，应当培养学生具有良好的线路布局和焊接技能。用理论知识来指导实践，用实践来提高理论水平是自动化专业开设相关实践课程的主要目的。电学基础类课程的实践教学分为实验和课程设计两大环节。通过实验环节，要求学生巩固电子技术的基本知识，培养实践动手能力和解决实际问题的能力；通过课程设计环节，要求学生初步具备电路的设计能力和分析能力，在焊接和调试电路的过程中了解电路的工艺和布局。课程设计时间为两周，在课程所在学期进行。分别进行模拟电路和数字电路的简单设计本课程设计指导书以电子技术实验指导书为基础，首先通过每一个简单的实验来提高学习兴趣，了解电子线路的基本测试和使用方法，一方面提高理论水平，另一方面培养实践动手能力。进而通过查阅资料和不断的练习来提高分析和设计电路的基本能力。需要特别说明的是，现代电子技术飞速发展，电路功能越来越强大，结构越来越复杂。单靠实验教学中的实验箱是解决不了问题的，如果设计、调试每一个电路

数字电子技术课程设计报告(数字钟)

目录一．设计目的 (1) 二．实现功能 (1) 三．制作过程 (1) 四．原理框图 (3) 4.1 数字钟构成 (3) 4 .2设计脉冲源 (4) 4.3 设计整形电路 (5) 4.4 设计分频器 (5) 4.5 实际计数器 (6) 4.6 译码/驱动器电路的设计 (7) 4.7 校时电路 (8) 4.8 整点报时电路 (9) 4.9 绘制总体电路图 (10) 五．具体实现 (10) 5.1电路的选择 (10) 5.2集成电路的基本功能 (10) 5.3 电路原理 (11) 六．感想与收获 (12) 七．附录 (14)

数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。石英数字钟，具有电路简洁，代表性好，实用性强等优点，在数字钟的制作中，我们采用了传统的PCMS大规模集成电路为核心，配上LED发光显示屏，用石英晶体做稳频元件，准确又方便。二、实现功能 ①时间以12小时为一个周期； ②显示时、分、秒； ③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；

电子技术课程设计说明书

第1章三角波、方波振荡器制作与调试 1.1 设计任务设计制作电路同时产生一个三角波和一个方波，它能够自动启动并且没有锁死的问题。要求做成一个频率从0.1HZ到100KHZ的三角波和方波振荡器。1.2 总体设计方案根据《模拟电子技术基础》中的信号运算电路可知：积分运算电路是对输入信号电路进行积分运算的电路。因此我们可以在运放的反馈支路加上合适的电容构成积分电路，当积分电路的输入信号是方波时（假定方波的半周期小于电路积分时间常数τ=RC），电路的输出端的波形是三角波。根据《数字电子技术基础》中的密特触发器的回差特性，能将边沿变化缓慢的电压波形整形为陡峭的矩形脉冲信号。其状态转换过程中的正反馈作用。因此我们可以利用第一输出端所得到的三角波信号作为施密特发生器的输入信号从而得到方波。这样，就可以用积分电路产生的三角波作为方波发生器的输入信号，再把得到的方波作为三角波发生器的输入信号。所以此电路没有锁死的问题，而最初的信号来自运放两端的电压激发，这样就能实现自动启动。 1.3系统分析与设计 1.3.1 自激振荡由于正反馈的放大倍数趋于无穷大，可以将微弱的信号放大。而电路中存在噪音，噪音信号引起电路电量波动，虽然很微弱，但它们具有多频谱的特性，即在噪音中含有各次正弦波分量。这些谐波分量出现在放大电路的输入端，经过运算放大电路741的放大到达输出端。由于反馈网络的存在又把输出信号回送到电路的输入端。由于RT引入的反馈是正反馈，那么微弱的噪音就会被不断的放大，使得在电路的输出端出现了具有一定幅值的电信号。 1.3.2 积分运算电路积分运算电路满足输出电压是输入电压的积分关系，通过计算可得到输出电

2017年数字IC设计工程师招聘面试笔试100题附答案

2017年数字IC设计工程师招聘面试笔试100 题附答案 1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x 有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的变化直接引起。 2：同步电路和异步电路的区别：同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而其他的触发器的状态变化不与时钟脉冲同步。 3：时序设计的实质：时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

4：建立时间与保持时间的概念？建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。 5：为什么触发器要满足建立时间和保持时间？因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间，触发器将进入亚稳态，进入亚稳态后触发器的输出将不稳定，在0和1之间变化，这时需要经过一个恢复时间，其输出才能稳定，但稳定后的值并不一定是你的输入值。这就是为什么要用两级触发器来同步异步输入信号。这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中，导致亚稳态的传播。（比较容易理解的方式）换个方式理解：需要建立时间是因为触发器的D端像一个锁存器在接受数据，为了稳定的设置前级门的状态需要一段稳定时间；需要保持时间是因为在时钟沿到来之后，触发器要通过反馈来锁存状态，从后级门传到前级门需要时间。 6：什么是亚稳态？为什么两级触发器可以防止亚稳态传播？

电子技术课程设计

电子技术课程设计成绩评定表设计课题：串联型连续可调直流稳压正电源电路学院名称：专业班级：学生姓名：学号：指导教师：设计地点：31-225 设计时间：2014-7-7～2014-7-14

电子技术课程设计课程设计名称：串联型连续可调直流稳压正电源电路专业班级：学生姓名：学号：指导教师：课程设计地点：31-225 课程设计时间：2014-7-7～2014-7-14

电子技术课程设计任务书

目录前言 (5) 1串联型连续可调直流稳压正电源 (5)

1.1 设计方案 (5) 1.2 设计所需要元件 (7) 2 设计原理 (8) 2.1 电源变压部分 (9) 2.2 桥式整流电路部分 (10) 2.3 电容滤波电路部分 (11) 2.4 直流稳压电路部分 (12) 2.5 原理及计算 (14) 3 电路仿真 (15) 4 电路连接测试 (16) 4.1使用仪器 (16) 4.2.测试结果 (16) 5 设计体会 (17) 参考文献 (19) 串联型连续可调直流稳压正电源电路引言随着社会的发展，科学技术的不断进步，对电子产品的性能要求也更高。我们做为21世纪的一名学电子的大学生，不仅要将理论知识学

会，更应该将其应用与我们的日常生活中去，使理论与实践很好的结合起来。电子课程设计是电子技术学习中的一个非常重要的实践环节，能够真正体现我们是否完全吸收了所学的知识。目前，各种直流电源产品充斥着市场，电源技术已经比较成熟。然而，基于成本的考虑，对于电源性能要求不是很高的场合，可采用带有过流保护的集成稳压电路，同样能满足产品的要求。本次设计的题目为设计一串联型可调直流稳压正电源：先是经过家用交流电源流过变压器得到一个大约十五伏的电压U1，然后U1经过一个桥堆进行整流在桥堆的输出端加两个电容C1、C2进行滤波，滤波后再通过LM7812（具体参数参照手册）输出一个固定的12V电压，这样就可以在一路输出固定的电压。在LM7812的输出端加一个电阻R3，调整端加一个固定电阻R1和一电位器R2，这样输出的电压就可以在5~12V范围内可调。经过自己对试验原理的全面贯彻，以及相关技术的掌握，和反复的调试，经过自己的不断的努力，老师的耐心的指导，终于把这个串联型输出直流稳压输出正电源电路设计出来了。 1串联型连续可调直流稳压正电源 1.1 设计方案本电路由四部分组成：变压电路、整流电路、滤波电路、稳压电路。（1）变压电路：本电路使用的降压电路是单相交流变压器，选用电压和功率依照后级电路的设计需求而定。（2）整流电路：整流电路的主要作用是把经过变压器降压后的交流电通过整流变成单个方向的直流电。但是这种直流电的幅值变化很大。它主要是通过二极管的截止和导通来实现的。常见的整流电路主要有半波整流电路、桥式整流电路等。我们选取桥式整流电路实现设计中的整流功能。（3）半波整流：

电子技术课程设计报告

电子技术课程设计报告班级：姓名：学号：指导教师：

目录一、设计目的二、设计要求三、设计框图及整机概述四、各单元电路的设计及仿真 1、检测电路 2、放大电路 3、滤波电路 4、整形电路 5、定时电路 6、计数、译码、显示电路五、电路装配、调试与结果分析六、设计、装配及调试中的体会七、附录（包括整机逻辑电路图和元器件清单）八、参考文献一、设计目的

巩固和加深在"模拟电子技术基础"和"数字电子技术基础"课程中所学的理论知识和实训技能,基本掌握常用电子电路的一般设计方法,并通过这一实训课程,能让学生对电子产品设计的过程有一个初步的了解，使学生掌握常用模拟、数字集成电路（运算放大器、非门、555定时器、计数器、译码器等）的应用。二、设计要求掌握整机电路组成及工作原理,并能运用所学过的电路知识分析、解决电路制作过程中所遇到的问题。三、设计框图及整机概述图1 红外线心率计的原理框图红外线心率计就是通过红外线传感器检测出手指中动脉血管的微弱波动，由计数器计算出每分钟波动的次数。但手指中的毛细血管的波动是很微弱的，因此需要一个高放大倍数且低噪声的放大器，这是红外线心率计的设计关键所在。整机电路由放大电路、整形电路、滤波电路、3位计数器电路，译码、驱动、显示电路等几部分组成。四、各单元电路的设计及仿真 1、检测电路血液波动检测电路首先通过红外光电传感器把血液中波动的成分检测出来，然后通过电容器耦合到放大器的输入端。如图4所示。图4 血液波动检测电路 2.放大电路

3、滤波电路

由三脚输入信号，六脚输出信号 4、整形电路

数字电子技术课程设计说明书

数字电子技术课程设计说明书题目：生产线自动装箱计数监控器逻辑电路设计与实验学生姓名：潘垒坚学院：电力学院班级：自动化13-1 指导教师：王艳荣 2015年7月日学校代码：10128 学号： 201311204018

摘要自动化系统不仅已成为了工业和社会生活的一个组成部分，而且是经济发展平的重要标志。工业生产中常常需要自动统计产品的数量并实现对生产线的整体控制，本次设计的生产线自动装箱计数监控器采用光电传感器与计数器相结合的方法实现对物件的数目统计。设计中采用光电传感器将光信号转化为电信号产生正弦脉冲，通过放大滤波整形电路将信号整形为矩形脉冲。将该脉冲通过“罐、箱”计数器实现对罐和箱的计数，最终在数码显示管上显示所计数目。设计还可以通过一系列控制电路实现在箱子未满时持续加入饮料罐，在箱子已满时设备停止工作直到下一空箱到来后设备再次启动并重新加入饮料罐，同时整体电路也可以手动启动、停止和清零控制。本设计经Multisim和实测验证均可达到预期要求。关键词：光电传感器；自动统计；计数监控器；滤波整形；控制电路

目录一、设计任务概述...................................... 错误！未定义书签。 1.1设计题目 (1) 1.2设计目的 (2) 1.3设计内容和要求 (2) 1.3.1设计内容 (2) 1.3.2设计要求 (2) 二、设计方案论证及方框图 (2) 2.1题目要求简析 (2) 2.2方案设计与论证 (2) 2.2.1方案一 (2) 2.2.2方案二 (2) 2.2.3方案选择 (2) 2.3电路分块 (3) 2.4电路结构方框图 (3) 三、电路组成及工作原理 (4) 3.1信息采集电路...................................... 错误！未定义书签。 3.1.1信号产生 (4) 3.1.2信号放大 (4) 3.1.3信号整形 (5) 3.2计数显示电路 (5) 3.2.1罐计数显示电路 (6) 3.2.2箱计数显示电路 (6) 3.2.3计数显示总电路 (7) 3.3状态控制电路 (7) 3.4总电路原理图 (9) 四、电路元器件选择与实际测试 (9)

电子技术课程设计

摘要本次课程设计彩灯控制器是对模拟电子技术、数字电子技术的实践性的应用。该彩灯设计主要由几个器件构成，分别是移位寄存器、计数脉冲、分频器、数据选择器等器件。通过着几个主要器件来实现对彩灯的设计和控制。彩灯的设计主要有三部分组成。即时钟脉冲产生电路模块、彩灯开关控制模块以及花样输出电路模块。其中时钟脉冲由555定时器构成的多谐振荡器产生。彩灯开关电路设计模块应用数据选择器74LS163。花样输出由移位寄存器74LS194和发光二极管组成。为了验证设计的准确性，我们在Proteus环境下进行仿真和调试。通过验证进一步确定其设计的可行性。关键词：彩灯；时钟脉冲产生电路模块；彩灯开关控制；花样输出电路

目录摘要.............................................................................................................I 1 前言 (1) 1.1 序言 (1) 1.2目前彩灯的应用情 (1) 1.3主要工作概述 (1) 2 总体方案设计 (3) 2.1方案比较 (3) 2.2方案论证 (4) 2.3方案选择 (4) 3 单元电路设计 (5) 3.1时钟信号发生器 (5) 3.2 序列信号发生 (7) 3.3 移位输出显示电路 (11) 4 调试与试验 (14) 4.1 Proteus软件介绍 (14) 5 proteus仿真图 (15) 6致谢和心得体会 (16) 参考文献 (17)

1前言 1.1 序言集成电路的迅速发展，使得数字逻辑电路的设计发生了根本性的变化。在设计中更多的使用规模集成电路，不仅可以减少电路组件的数目，使电路简洁，而且能提高电路的可靠性，降低成本。因此，用集成电路来实现更多更复杂的器件功能则成为必然。随着社会市场经济的不断繁荣和发展，各种装饰彩灯、广告彩灯越来越多地出现在城市中。在大型晚会的现场,彩灯更是成为不可缺少的一道景观，小型的彩灯多采用霓虹灯电路。在彩灯的应用中，装饰灯、广告灯、布景灯的变化多种多样，也可以做成各种各样和多种色彩的灯管或是以日光灯、白炽灯作为光源，另配大型广告语、宣传画来达到效果。这些灯的控制设备多为数字电路。而在现代生活中，大型楼宇的轮廓装饰或大型晚会的灯光布景，由于其变化多、功率大，常采用长明灯、流水灯及变幻灯。长明灯的特点是只要灯投入工作，负载即长期接通，一般在彩灯中用以照明或衬托底色，没有频繁的动态切换过程，因此可用开关直接控制，不需经过复杂的编程。流水灯则包括字形变化、色彩变化、位置变化等，其主要特点是在整个工作过程中周期性地花样变化。本文所要设计的彩灯是用八个发光二极管代替的，能通过外部开关的操作，来实现彩灯亮点的左移、右移、全亮、全灭的效果。因此其会在越来越多的场合中使用，这使本设计具有很大的现实意义。这种控制电路可靠性，灵活性高，使用范围广，特别适合中小城市的交通灯、霓虹灯等的应用。而且，它对其他类似系统的开发具有一定的借鉴意义。 1.2目前彩灯的应用情况 LED彩灯由于其丰富的灯光色彩，低廉的造价以及控制简单等特点而得到了广泛的应用，用彩灯来装饰街道和城市建筑物已经成为一种时尚。彩灯广泛应用于流水灯、跑马灯、鸳鸯戏水灯、流水灯、控制功能，并给出了具体的硬件电路和相应的程序。此课题设计具有很大现实意义，LED彩灯广泛应用于商业街广告灯，也可作为歌厅、酒吧照明等。 1.3主要工作概述本文所要设计的八路彩灯的功能要求是通过手动开关操作，实现彩灯的两亮两灭

数字电路课程设计

数字电路课程设计姓名：李志波专业：电子信息工程年级：2012级

数字闹钟计时器一．实验目的 1．通过这个实验进一步了解掌握各种功能芯片的功能，并能够在电路系统中正确应用。 2．强化巩固专业课课程内容，学会对电路的系统分析。 3．初步了解基础的电路设计思路和方法，锻炼自己的动手能力，巩固电子焊接技术。二．实验原理 1.显示译码器 74LS248（74LS48）是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。它的引脚图及功能如下：（a）要求输入数字0~15时“灭灯输入端”BI必须开路或保持高电平，如果不要灭十进制的0，则“动态灭灯输入”RBI必须开路或者为高电平。（b）当灭灯输入端BI接低电平时，不管其他输入端为何种电平，所有各端输出均为低电平。（c）BI/RBO是线与关系，既是“灭灯输入端”BI又是“动态灭灯输出端”RBO。 2.数码显示器 LC5011-11就是一种共阴极数码显示器，它的管脚图如图1，X为共阴极，DP为小数点。其内部是八段发光二极管的负极连在一起的电路。当在a.b.c.d.e.f.g.DP加上正向电压时，各段

二极管就会被点亮，例如，利用74LS48和数码管组合成的显示译码电路。 ABCD 四个引脚接上一级输出 LT,RBO/BI ，RBI 接高电平，或悬空。 3,十进制集成计数电路74LS90 74LS90时异步二-五-十进制计数器。其管脚图如图 U1 74LS90D Q A 12Q B 9Q D 11 Q C 8I N B 1 R 916 R 927R 012I N A 14R 02 3 G N D 10 V C C 5它的内部由两个计数电路组成，一个为二进制，计数电路，计数脉冲输入端为CP1,输出端为QA QB QC QD.这两个计数器可独立使用，当QA 连到CP2时，可构成十进制计数器。它具有复零输入端ROA,ROB 和复9输入端R9A R9B 。如果复零输入端ROA,ROB 皆为高电平时，计数器复零；如果复9输入端R9A,R9B 皆为高电平时，计数器复9。计数时ROA,ROB 其中之一接高电平或者二者都接高电平，并要求复9输入端R9A,R9B 其一接低电平或者同时接低电平。用74LS90接成的24 进制计数器电路如图

数字IC设计工具介绍

COMPOSER - CADENCE 逻辑图输入这个工具主要针对中小规模的ASIC以及MCU电路的逻辑设计,大的东西可能需要综合了。虽然现在电路越设计越大，有人言必称SYNOPSYS，但只要仔细到市场上端详一下，其实相当大部分真正火暴卖钱的东西还是用CADENCE的COMPOSER加VIRTUOSO加VERILOG—XL加DRACULA流程做的。原因很简单，客户可不买你什么流程的帐，什么便宜性能又好就买什么。备用PC上的工具：WORKVIEW OFFICE DC - SYNOPSYS 逻辑综合这个不用说了，最经典的。但老实说在我们现在的设计流程里用得还不多，最关键问题还是一个市场切入问题。备用工作站上的工具：AMBIT，这个工具其实很不错，它和SE都是CADENCE出的，联合起来用的优势就很明显了。PC上用的备用工具可以选NT版的SYNOPSYS，SYNPILIFY也不错，但主要是用做FPGA综合的。其实最终你拿到的库有时最能说明问题，它不支持某工具，转换？急吧。 VIRTUOSO - CADENCE 版图设计这个大家比较熟了，但个人还是喜欢用PC上的TANNER。原因是层与层之间的覆盖关系用调色的模式显示出来比直接覆盖显示就是舒服。可惜人家老大，国产的《熊猫》也学了这个模式。倒是以前有个COMPASS，比较好用，可惜现在不知哪去了。 SE - CADENCE 自动布局布线有了它，很多手工版图的活儿就可以不用做的，实在是一大进步。可惜残酷市场上如果规模不大的东西人家手画的东西比你自动布的小40%，麻烦就大了。APOLLO用的人还不是很多吧。PC上的TANNER 据说也能做，针对线宽比较粗，规模不太大的设计。 VERILOG—XL - CADENCE 逻辑仿真 VERILOG就是CADENCE的发明，我们的版本比较老，现在该工具是不是停止开发了？CADENCE 新推都叫NC-VERILOG。SYNOPSYS的VCS是不是比NC强，反正两公司喊的挺凶，哪位对这个两个东西都比较了解，不妨对比一下。PC上的Model Sim也很不错。我一直觉得仿真是数字逻辑设计的核心，DEGUG 靠脑子和手推是不够用的。可惜往往有时候还不能过分依赖仿真结果，因为一些因素还是不能完全包罗进去。如果哪天真的仿真完芯片就必定OK了，做芯片的乐趣也没了。 DRACULA - CADENCE LVS、DRC、ERC、LPE 虽然比较老，已经成了CADENCE搭售的产品，但是经典了。 STAR—SIM - SYNOPSYS（原A VANT！）后仿真如果你对小规模的电路不放心（尤其是自建库的设计），用这个做一次FULL-CHIP的后仿真，问题就不大了。还有一个是查电路的故障，一个芯片所有逻辑设计都对的，东西就出不来，可以针对性的仿真内部的关键信号。不看过就不知道，其实内部信号的传输远不如你在数字仿真时漂亮。以上都是传统工具，还有好多新出的工具，因为只是停留在概念基础上，不敢评论了。以下是几个硬件工具：示波器、信号发生器、逻辑分析仪：尤其是逻辑分析仪，查找硬件故障，甚至分析简单的通讯协议，好东西。