capture_allegro_学习笔记

合集下载

Allegro学习笔记之05_层叠

Allegro学习笔记之05_层叠

EMI/EMC 设计讲座(七)印刷电路板的 EMI 噪讯对策技巧 为了消除 PCB 内的射频电流,有两种方法:「磁通量消除(flux cancellation)」或「磁通量最小化(flux minimization)」。最简单的磁通量消 除法,是使用「镜像平面(image plane)」。 镜像平面除了能降低接地噪声电压以外,也能防止射频接地回路变大, 因为射频电流紧密地与它们的电流源走线耦合,所以,它不需要另外寻找回传路 径。当回路控制最大化时,磁通量就被大幅消除了。在靠近每一个信号平面处, 正确地配置映像平面,就可以消除共模的射频电流。传输大量的射频电流的映像 平面,必须接地或接至 0V 参考点。为了移除多余的射频电压和涡流,所有接地 和底座平面可以透过一个低阻抗的接地电路,连接至底座的接地点。
方案 2:缺陷 电源、地相距过远,电源平面阻抗过大 电源、地平面由于元件焊盘等影响,极不完整 由于参考面不完整,信号阻抗不连续 方案 3: 同方案 1 类似,适用于主要器件在 BOTTOM 布局或关键信号在底层布线 的情况。 6 层板
方案 3:减少了一个信号层,多了一个内电层,虽然可供布线的层面减少了,但 是该方案解决了方案 1 和方案 2 共有的缺陷。 优点: 电源层和地线层紧密耦合。 每个信号层都与内电层直接相邻,与其他信号层均有有效的隔离,不易 发生串扰。 (Inner_2) 和两个内电层 GND (Inner_1) 和 POWER (Inner_3) Siganl_2 相邻,可以用来 传输高速信号。两个内电层可以有效地屏蔽外界对 Siganl_2(Inner_2)层的干扰和 Siganl_2(Inner_2)对外界的干扰。 方案 1:采用了 4 层信号层和 2 层内部电源/接地层,具有较多的信号层,有利 于元器件之间的布线工作。 缺陷: 电源层和地线层分隔较远,没有充分耦合。 信号层 Siganl_2(Inner_2)和 Siganl_3(Inner_3)直接相邻,信号隔 离性不好,容易发 生串扰。 8 层板

Allegro笔记

Allegro笔记

1.平移:按住鼠标滚轮拖动。

2.缩放:滚轮向上放大,滚轮向下缩小;按下滚轮,出现双圈,向左上或右上移动鼠标,出线矩形框,再按下滚轮,放大到矩形区域;按下滚轮,出现双圈,向下移动鼠标,出线矩形框,再按下滚轮,缩小到矩形区域。

3.光标处定为中心点:按下滚轮,出现双圈,再按下滚轮或左键。

4.层叠结构与特征阻抗设置:Setup—>Cross Section(横截面)或Setup—>Subclasses(子类)—>Etch(蚀刻);或点工具栏上的图标,三种方法都可以打开。

5.颜色管理:点工具栏上的图标。

6.PLANE用正片还是负片:单打独斗,无专人负责管理封装库的,用正片;团队作战,有专人管理封装库的,用负片。

刘佰川做的库只能用正片。

7.常用快捷键:F2 全屏显示F9 取消命令,也可右键菜单-》CancelSF8 高亮(先按shift+F8,然后点需高亮的对象;另一种方法是输入文字SF8回车,然后点需高亮的对象)SF7 取消高亮SF4 测量间距,也可点工具栏上的图标,测量命令下,右键菜单可选择Snap元素类型8.过滤:右键菜单-》Super filter9.看线宽:过滤选Off,点某线段,右键-》show element10.看焊盘或过孔尺寸:过滤选Off,点某焊盘或过孔,右键-》Modify design padstack-》Singleinstance11.过孔定义:Constraint Manager-->Physical -->Physical Constraint Set-->All layers,点击Vias列的单元格可编辑所需使用的过孔种类。

新增过孔:tools-》padstack-》modify library padstack,选择一种编辑,编辑完了另存一个名字。

12.查找器件:菜单Display—>element 或Display—>Highlight,然后窗口右侧,FIND,findby name选symbol(or pin),按回车键。

capture学习笔记

capture学习笔记

Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具:PCB Design Expert PCB布线.ddb 工具:Protel.art 工具:CAM350 Allegro PCB Design file/impot ARTwork.d 工具:pads2005.drl 工具:Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl :记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env :存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini :存在pcbenv 下,记录menu 的设定.allegro/APD.geo :存在pcbenv 下,记录窗口的位置.master.tag :开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col :存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd :board file (Allegro)..mcm :multi-chip module (APD) ,design file..log :记录数据处理过程及结果..art :artwork 檔..txt :文字文件,如参数数据,device 文件 .. 等..tap :NC drill 的文字文件..dat :资料文件..scr :script 或macro 记录文件..pad :padstack 檔..dra :drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm :package symbol ,实体包装零件..osm :format symbol , 制造,组装,logo图形的零件..ssm :shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm :mechanical symbol , 没有电器特性的零件..fsm :flash symbol , 负片导通孔的连接方式..mdd :module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav :corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏,情况不严重可以用DB Doctor修复。

Cadence中Capture向Allegro中导入网表时的常见错误讲解学习

Cadence中Capture向Allegro中导入网表时的常见错误讲解学习

一、Capture生成netlist的时候报错:1.Unable to open c:\Cadence\PSD_14.2\tools\capture\allegro.cfg for reading. Please correct the above error(s) to proceed错误解释:allegro.cfg文件找不到或allegro.cfg文件不能打开,这个问题的根源是,有可能每台电脑上安装Allegro的的位置不一样,allegro.cfg 文件找不到是理所当然的。

处理办法:点生成netlist,点setup,修改路径为capture\allegro.cfg所在路径,把allegro.cfg文件的位置选择你现在安装目录的文件位置。

2. Spawning... "C:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "F:\gcht\CC2430\Projects\mysch.dsn" -n"C:\CADENCE\PSD_15.1\TOOLS\PROJECTS" -c"C:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j"CC2430_DEMO"#1 Error [ALG0012] Property "PCB Footprint" missing from instance U3: SCHEMATIC1, PAGE1 (2.00, 2.10).#2 Error [ALG0012] Property "PCB Footprint" missing from instance C2: SCHEMATIC1, PAGE1 (2.30, 0.30).#17 Aborting Netlisting... Please correct the above errors and retry.错误解释:Error [ALG0012] Property "PCB Footprint" missing from part <Part Reference>: <Schematic> , <Page> (<LocationX> , <LocationY)>A PCB Footprint (JEDEC_TYPE in Allegro) is required for all parts in Allegro. Therefore all parts without this property are listed before aborting the netlisting. You can add the PCB Footprint property by selecting the part listed, then choosing Edit Properties from the pop-up menu and placing a value, such as dip14_3, on the part.在Allegro中,每个器件都需要一个PCB封装。

《Cadence Allegro 电子设计常见问题解答500例》读书笔记模板

《Cadence Allegro 电子设计常见问题解答500例》读书笔记模板

06
关于本书
05
附录A电子 设计常用的 QA要点
1.1什么叫原理图?它的作用是什么? 1.2什么叫PCB版图?它的作用是什么? 1.3什么叫原理图符号?它的作用是什么? 1.4什么叫PCB符号?它的作用是什么? 1.5 PCB封装的组成元素有哪些? 1.6常见的PCB封装类型有哪些? 1.7原理图中的元器件与PCB版图中的元器件是怎么关联的? 1.8整个PCB版图设计的完整流程是什么? 1.9什么叫金属化孔?
本书以Cadence公司的SPB 16.6版本的OrCAD软件与Cadence Allegro软件为基础,收录了包括电子设计的 基本概念、原理图封装库的设计、原理图的设计、PCB封装库的设计、Cadence Allegro软件操作实战、PCB版图 的设计等6个电子设计大类的500个常见问题,对其进行了详细解答,并分享了处理原理图设计与PCB版图设计的 方法与技巧。
Cadence Allegro 电子设计 常见问题解答500例
读书笔记模板
01 思维导图
03 目录分析 05 精彩摘录
目录
02 内容摘要 04 读书笔记 06 作者介绍
思维导图
本书关键字分析思维导图
电子设计

电子设计

版图 软件
含义
原理 软件
图 设计
封装
问题解答
元器件
作用
文件
焊盘
ห้องสมุดไป่ตู้
原理
铜皮
内容摘要
目录分析
第1章电子设计基 本概念100问解析
内容简介
第2章 OrCAD原理 图封装库50问解析
01
第3章 OrCAD原理 图设计90 问解析
02
第4章 CadenceA llegro封 装库设计 50问解析

capture学习笔记

capture学习笔记

Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具:PCB Design Expert PCB布线.ddb 工具:Protel.art 工具:CAM350 Allegro PCB Design file/impot ARTwork.d 工具:pads2005.drl 工具:Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl :记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env :存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini :存在pcbenv 下,记录menu 的设定.allegro/APD.geo :存在pcbenv 下,记录窗口的位置.master.tag :开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col :存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd :board file (Allegro)..mcm :multi-chip module (APD) ,design file..log :记录数据处理过程及结果..art :artwork 檔..txt :文字文件,如参数数据,device 文件 .. 等..tap :NC drill 的文字文件..dat :资料文件..scr :script 或macro 记录文件..pad :padstack 檔..dra :drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm :package symbol ,实体包装零件..osm :format symbol , 制造,组装,logo图形的零件..ssm :shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm :mechanical symbol , 没有电器特性的零件..fsm :flash symbol , 负片导通孔的连接方式..mdd :module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav :corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏,情况不严重可以用DB Doctor修复。

allegro精简笔记

allegro精简笔记

allegro精简笔记// 本cadence笔记分为三篇:笔记零,笔记1,笔记2,精简凝练,很好!【笔记零】§1、安装:SPB15.2 CD1~3,安装1、2,第3为库,不安装License安装:设置环境变量lm_license_file D:\Cadence\license.dat修改license中SERVER yyh ANY 5280为SERVER zeng ANY 5280§2、用Design Entry CIS(Capture)设计原理图进入Design Entry CIS Studio设置操作环境\Options\Preferencses:颜色:colors/Print格子:Grid Display杂项:Miscellaneous.........常取默认值配置设计图纸:设定模板:\Options\Design Template:(应用于新图)设定当前图纸\Options\Schematic Page Properities创建新设计创建元件及元件库File\New\Library(...\Labrary1.OLB)Design\New Part...(New Part Properties)Parts per 1/2/..(封装下元件的个数)Pakage Type:(只有一个元件时,不起作用)Homogeneous:复合封装元件中(多个元件图组成时)每个元件图都一样(default适用于标准逻辑)Heterogeneous:复合封装元件(多个元件图组成时)中使用不一样的元件图(较适用于大元件)一个封装下多个元件图,以View\next part(previous part)切换视图Part Numbering:Alphabetic/numericPlace(PIN...Rectangle)建立项目File\New\ProjectSchematic\new page (可以多张图:单层次电路图间,以相同名称的“电路端口连接器”off-page connector连接层次式电路图:以方块图(层次块Hierarchical Block...)来代替实际电路的电路图,以相同名称Port的配对内层电路,内层电路之间可以多张,同单层连接绘制原理图放置元器件:Place元件:Part(来自Libraries,先要添加库)电源和地(power gnd)连接线路wirebus:与wire之间必须以支线连接,并以网标(net alias)对应(wire:D0,D1....D7;bus:D[0..7])数据总线和数据总线的引出线必须定义net alias修改元件序号和元件值创建分级模块(多张电路图)平坦式(单层次)电路:各电路之间信号连接,以相同名称的off-page connector连接层次式电路图:以方块图(层次块Hierarchical Block...)来代替实际电路的电路图,以相同名称Port的配对内层电路,内层电路之间可以多张,同单层连接标题栏处理:一般已有标题栏,添加:Place\Title Block()PCB层预处理元件的属性编辑元件属性在导入PCB之前,必须正确填写元件的封装(PCB Footprint)参数整体赋值(框住多个元件,然后Edit Properties)分类属性编辑Edit Properties\New Column\Class:IC(IC,IO,Discrete三类,在PCB中分类放置)放置定义房间(Room)Edit Properties\New Column\Room添加文本和图像添加文本、位图(Place\...)原理图绘制的后续处理(切换到项目管理器窗口,选中*.DSN文件,然后进行后处理————DRC检查、生成网表及元器件清单)设计规则检查(T ools\Design Rules Check...)Design Rules Checkscope(范围):entire(全部)/selection(所选)Mode(模式):occurences(事件:在同一绘图页内同一实体出现多次的实体电路)instance(实体:绘图页内的元件符号)如一复杂层次电路,某子方块电路重复使用3次,就形成3次事件;子方块电路内本身的元件则是实体。

Cadence Allegro学习应用笔记

Cadence Allegro学习应用笔记

1第三章 Cadence软件基础 (2)3.1 Cadence软件安装 (2)3.2 OrCAD原理图设计 (2)3.2.1 OrCAD原理图开发环境的启动 (2)3.2.2创建OrCAD原理图库 (3)3.2.3 创建原理图 (4)3.2.4 原理图绘制常用快捷键 (6)3.2.5原理图库中的原件修改后更新到原理图中的方法 (6)3.2.6 标题栏 (7)3.2.7 元件自动编号 (9)3.2.8 多个元件整体属性的修改 (10)3.2.9规则检查及修正 (12)3.2.9网络表的生成 (15)3.3 Allegro PCB设计 (15)3.3.1 PCB封装的制作(以S3C6410的424-FBGA封装为例) (15)3.3.2 0603电阻电容封装的制作 (38)3.3.3 电路板的建立 (43)3.3.4 输入网络表 (51)3.3.5 设置设计规则 (52)3.3.6 手工摆放元件 (52)3.3.7 绘制/修改板框 (55)3.3.8 绘制/修改允许布线区域 (56)3.3.9 绘制/修改允许元件摆放区域 (57)3.3.10 快速摆放剩余元件 (58)3.3.11 多个元件一起移动或旋转 (59)3.3.12 原理图修改更新到PCB图 (60)3.3.13 设置约束 (61)3.3.14 布线 (65)3.3.15显示设置 (68)3.3.16 板上过孔、焊盘的修改 (73)第三章 Cadence软件基础国内Cadence软件的书籍还是很少,而且都是帮助文档的形式,没有具体的实例和逻辑顺序,因此阿南在此尽量详细的记录了当时初学时的笔记,希望有用。

3.1 Cadence软件安装Cadence软件的安装和其它软件安装基本差不多,主要考虑的是License,朋友们可以网上搜索,或者一些PCB论坛都有相关的说明教程。

Cadence软件安装之后,会包括OrCAD原理图设计和Allegro PCB设计等众多工具。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具:PCB Design Expert PCB布线.ddb 工具:Protel.art 工具:CAM350 Allegro PCB Design file/impot ARTwork.d 工具:pads2005.drl 工具:Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl :记录开启Allegro/APD 期间每一个执行动作的command . 产生在每一次新开启Allegro/APD 的现行工作目录下.env :存在pcbenv 下,无扩展名,环境设定档.allegro/APD.ini :存在pcbenv 下,记录menu 的设定.allegro/APD.geo :存在pcbenv 下,记录窗口的位置.master.tag :开启Allegro/APD 期间产生的文字文件,记录最后一次存盘的database文件名称,下次开启Allegro/APD 会将档案load 进来.从Allegro/APD.ini搜寻directory = 即可知道Master.tag 存在的位置 . lallegro.col :存在pcbenv 下,从设定颜色的调色盘Read Local 所写出的档案.只会影响到调色盘的24 色而不会影响class/subclass 的设定..brd :board file (Allegro)..mcm :multi-chip module (APD) ,design file..log :记录数据处理过程及结果..art :artwork 檔..txt :文字文件,如参数数据,device 文件 .. 等..tap :NC drill 的文字文件..dat :资料文件..scr :script 或macro 记录文件..pad :padstack 檔..dra :drawing 档, create symbol 前先建drawing ,之后再compiled 成binary symbol 档..psm :package symbol ,实体包装零件..osm :format symbol , 制造,组装,logo图形的零件..ssm :shape symbol , 自订pad 的几何形状,应用在Padstack Designer. .bsm :mechanical symbol , 没有电器特性的零件..fsm :flash symbol , 负片导通孔的连接方式..mdd :module ,模块,可在Allegro 建立,包含已placed , routed 的数据..sav :corrupt database,当出现此种档案时,表示你的板子的数据结构已经破坏,情况不严重可以用DB Doctor修复。

文件后缀名文件类型.brd 普通的板子文件.dra Symbols或Pad的可编辑保存文件.pad Padstack文件,在做symbols时可以直接调用.psm Library文件,存package>part symbols.osm Library文件,存格式化symbols.bsm Library文件,存机构symbols.fsm Library文件,存flash symbols.ssm Library文件,存shape symbols.mdd Library文件,存module definition.tap 输出的包含NC drill数据的文件.scr Script 和macro 文件.art 输出的底片文件.log 输出的一些临时信息文件.color View层面切换文件.jrl 纪录操作Allegro的事件Cadence SPB 15.5整个软件系统分为18个功能模块:1)Design EditorDesign Entry HDL 允许采用表格、原理图、Verilog HDL 设计,是以前版本的Concept HDL2)Design Entry CIS 对应于以前版本的Capture、Capture CIS3)Design Entry HDL Rules Checker Design Entry HDL规则检查工具4)Layout Plus 原OrCAD的PCB设计工具5)Layout Plus SmartRoute Calibrate Layout Plus的布线工具6)Library Explorer 数字设计库的管理7)Online Documentation 在线帮助文档8)Model Integrity 模型查看与验证工具9)Package Designer 高密度IC封装设计和分析10)PCB Editor 即PCB设计工具,包括:Allegro PCB Design 220(完整的PCB 设计工具:包括Design Entry HDL、PCB Editor、PCB Router)、Allegro PCB Performance 220、Allegro PCB Design 61011)PCB Librairan Allegro库开发,包括焊盘、自定义焊盘Shape、封装符号、机械符号、Format符合Flash符号的开发12)PCB Router CCT布线器13)PCB SI 建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境,能够解决电气性能的相关问题:时序、信号完整性、串扰、电源完整性和EMI。

14)Allegro Physical Viewer Allegro浏览器模块15)Project Manager Design Entry HDL 的项目管理器16)Sigxplorer 网络拓扑的提取和仿真17)Analogy Workbench(PSpice A/D)18)PCB Editor Utilities 包括Pad Designer、DB Doctor、Batch DRC等工具。

设计过程:使用Cadence PCB设计工具创建并完成PCB设计的过程:1)设置Capture工作参数为Capture定义和设置工作区2)制作元器件创建元器件库3)创建原理图设计包括:元器件摆放、网络连接和层次图设计等。

4)PCB设计预处理包括:属性分配、封装指定、规则检查和网络表生成等。

5)配置Allegro工作环境6)建立焊盘与元件封装符号7)加载网络表加载Capture生成的网络表8)建立板框、限制区域和板的叠层定义PCB配置的物理参数9)定义设计规则10)元件布局,摆放元器件11)建立VCC和GND平面12)对关键网络进行交互式布线13)用SPECCTRA进行自动布线14)最优化布线使用Gloss命令优化自动布线的连线15)完成布线16)为生产PCB板产生坐标、报表17)产生生产输出产生Gerber文件等生产加工数据PCB封装常见类型DIPSOICPLCC/QFPPGA/BGATH DISCRETESM D DISCRETESIPZIP设计流程:1. 前处理1)原理图设计2)创建网络产生送往Allegro的网络表,包括pstxnet.txt, pstsprt.txt, pstchip.dat。

3)建立元器件封装库4)创建机械设计图2.中处理1)读取原理图的网络表导入Allegro软件2)摆放机械图和元件3)设置电路板的层面4)手工布线和自动布线5)放置测试点3.后处理1)文字面处理2)底片处理3)报表处理元件报表(Bill of Material Report)、元件坐标报表(Component Location Report)、信号线接点报表(Net List Report)、测试点报表(Testpin Report)等一些基本问答mil&inch区别?1inch = 1000mil = 2.54mm1mm = 0.03937inch = 39.39mil问:在Allegro中可以打开的文件有几类,各有什么不同?答:在Allegro中可以打开的文件有四类。

在Allegro中,执行File—Open命令,得到打开(Open)文件对话框,在文件类型选择栏,可以看到可以打开的四种文件类型,它们分别是设计(Layout)文件,文件后缀为.brd;模块定义(Module Definition)文件,文件后缀为.mdd;设计(Layout)文件,文件后缀为.mcm ;符号绘制(Symbol drawing) 文件,文件后缀为.dra。

文件后缀为.brd的文件是Allegro 的印制电路板设计文件。

它可以包含元件的布局、布线、机械加工尺寸、各类定位孔、各类禁止区域信息、装配信息等,并由它最终产生印制电路板加工所需要的各种光绘文件、钻孔文件以及各类工艺文件。

文件后缀为.mdd的文件是Allegro的模块文件,它用于建立一个可重复使用的模块,以前文件的后缀为. Module,可以通过执行modpaste命令将文件的后缀为.module改变为.mdd。

文件后缀为.mcm 的文件是Cadence 的高级封装设计系统AdvancedPackage Designer(APD)或Advanced Package Engineer(APE)保存的设计文件。

文件后缀为.dra的文件是各种格式符号文件,包括封装符号(Package symbol)、机械符号(Mechanical symbol)、格式符号(Format symbol)、形状符号(Shape symbol)和嚗光符号(Flash symbol)。

PCB设计工具:1、原理图端:Cadence Capture Concept_HDL Protel Power Logical DxDesigner2、PCB Layout:Cadence Allogro Mentor Graphics Power PCB Expedition BoardStation3、PCB仿真:Cadence SpecctraQuest Mentor Graphics Hypelynx Cadence基本的元件库:Discrete.olbMicroController.olbConector.olbGate.olbEpude708.olb // add1. 原理图设计用capture2. PCB用allegro3. 自动布线用SPECCTRACadence SPB: pcb设计系统的软件:原理图输入:capture cis & concept HDLPCB设计:PCB editorPCB库管理和设计:Part DeveloperLib explorerPCB Librarian信号分析:PCB SI(Specctraquest)SignoisePCB布线器:PCB router(specctra)模型编辑验证:Model integrityCadence allegro软件分析:Q:在ALLEGRO 里打开的BRD 里可导出组件,但是导出的组件如何加到库里?A:File-->Export-->Libraries...再将*.txt 拷到你的device 库中,*.pad 拷到pad 库中,其它的拷到你的psm 库中。

相关文档
最新文档