多进制数字相位调制(MPSK)系统
多进制数字相位调制(MPSK)系统.doc
多进制数字相位调制(MPSK)系统多相移键控(MPSK -多相移键控)也被称为多相位系统,它是二相系统的推广。
它是利用不同载波的相位状态来表征数字信息的调制。
与二进制数字相位调制相似,它有绝对相位调制(MPSK)和相位调制(MDPSK)两种调制方式。
本文以4PSK为例,主要介绍基于Xilinx ISE 仿真软件的多相移键控系统(MPSK)的设计。
调制方法是简单的相位选择方法。
它只专注于数字系统的设计,而忽略了模拟电路系统。
关键词:多相移键控MPSK西林ISE选相方法摘要多进制数字相位调制(MPSK -多相移键控)又称多相制,是二相制的推广。
它是利用载波的多种不同相位状态来表征数字信息的调制方式。
与二进制数字相位调制相同,多进制数字相位调制也有绝对相位调制(MPSK)和相对相位调制(MDPSK)两种。
本文主要研究基于Xilinx ISE仿真软件设计的多进制数字相位调制(MPSK)系统,以4PSK系统为例。
调制方法采用简便的相位选择法,且略去模拟电路系统部分,仅对数字系统进行设计。
关键字: 多进制数字相位调制MPSK锡林郭勒ISE相位选择法武汉理工大学《FPGA课程设计》说明书目录摘要1摘要11 多进制数字相位调制11.1 MPSK概念11.2 MPSK原理12 四相相位调制(4PSK) 22.1 4PSK调制22.1.1相位选择法22.1.2直接调相法32.2 4PSK解调42.3 4PSK调制与解调系统设计53 ISE设计与仿真73.1 ISE操作环境73.1.1输入（设计条目)73.1.2综合（综合83.1.3)实现（实施83.1.4)验证（验证83.1.5)下载（下载)93.2 ISE程序设计93.2.1调制系统程序设计93.2.2解调系统程序设计103.3仿真结果114总结125参-省略部分-cess；结束行为；MPSK2_TEST文件:LIBRARY ieee使用ieee.std_logic_1164 .全部；使用IEEE。
(最新整理)cp7_9多进制数字调制系统QPSK和QDPSK
270
10
180
10
180
0
0
1
逻辑关系：
1 (1 )若 cn 1 d n 1 1 cn cn 1 an
《 通信原理》第七章 数字带通(2 传)若 输c 系n 1 统 d n 1 0 cn cn 1 b n
0
90
1
0
1
270
0
180
d n d n 1 b n d n d n 1 an
码反变换器逻辑关系： 当 时： ck1dk1 0
ak dk dk1 bk ck ck1
当 时： ck1dk11 ak ck ck1 bk dk dk1
《 通信原理》第七章 数字带通传输系统
码反变换器电路
7-9-27
第9节多进制数字调制系统-QPSK和QDPSK
QDPSK信号的解调——相干解调+码反变换器方式
《 通信原理》第七章 数字带通传输系统
7-9-7
第9节多进制数字调制系统-QPSK和QDPSK
7.9 多进制数字调制系统--MPSK、QPSK和QDPSK
1. MPSK 包括：定义、正交表示、带宽、频带利用率、功率谱 2. QPSK 包括：定义、矢量图、调制方法、正交相干解调 3. QDPSK 包括：定义、调制方法、码变换、解调方法、码反变换 4. QPSK及QDPSK系统的误码率性能 5. MPSK、MASK频带利用率和功率利用率的关系
QDPSK调制方法……（B方式）
差分编码器（绝对码变为相对 码的码转换器）将其编为四进
制差分码
双极性
绝对码
相对码
输入的二进制序列分为速 率减半的两个并行序列a
和b
《 通信原理》第七章 数字带通传输系统
fpga多进制数字相位调制(MPSK)
学号：课程设计题目多进制数字相位调（MPSK）学院信息工程学院专业通信工程班级姓名指导教师年月日课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目: 多进制数字相位调制（MPSK）初始条件：（1） Quartus II 9.1软件（2）课程设计辅导书：《Xilinx FPGA 设计与实践教程》（3）先修课程：数字电子技术、模拟电子技术、通信原理要求完成的主要任务:（1）掌握多进制数字相位调制（MPSK）解调原理；（2）掌握仿真软件Quartus II的使用方法；（3）完成用FPGA对多进制数字相位调制（MPSK）解调设计仿真，并对仿真结果进行分析。
时间安排：指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 (I)Abstract .......................................................... I I1. 绪论 (1)2. 基本原理及数学模型 (2)2.1 MPSK的调制原理 (2)2.2 4PSK信号 (3)3. 仿真及结果分析 (6)3.1 MPSK调制电路VHDL程序及仿真 (6)3.1.1 MPSK调制方框图 (6)3.1.2 MPSK调制电路符号 (7)3.1.3 MPSK调制程序注释 (7)3.1.4 MPSK调制程序仿真及注释 (8)3.1.5 MPSK调制程序RTL图 (9)3.2 MPSK解调电路VHDL程序及仿真 (10)3.2.1 MPSK解调方框图 (10)3.2.2 MPSK解调电路符号 (11)3.2.3 MPSK解调程序及注释 (11)3.2.4 MPSK解调程序仿真及注释 (12)3.2.5 MPSK解调程序RTL图 (13)4.设计及实现过程中遇到的问题 (14)5. 结论 (14)6．参考文献 (15)附录一：MPSK调制VHDL程序 (16)附录二：MPSK解调VHDL程序 (17)摘要多进制数字相位调制（MPSK - multiple phase shift keying）又称多相制，是二相制的推广。
通信原理期末考试重要知识点2
多进制数字调制系统多进制数字调制具有以下两个特点：（1）在相同的码元传输速率下，多进制数字调制系统的信息传输速率比二进制高。
Rb=RB2 bit/sRb=logN bit/s(2) 在相同的信息传输速率下，多进制数字调制系统的码元传输速率比二进制低，, BN＜B2可增加码元的能量,减小干扰的影响。
1. 多进制数字振幅调制(MASK)(1)多进制数字振幅调制的原理。
——多进制数字振幅调制又称多电平调制。
*MASK表示式: (波形)eASK=bn=P1+P2+……..PM=1(2) 系统的带宽: BASK =(3)单位频带内有超过2bit/s.Hz的信息传输速率。
2. 进制数字频率调制(MFSK)(1)多进制数字频率调制的原理——MFSK调制简称多频制,是二进制数字频率键控方式的直接推广。
(2) 一个多频制系统的组成方框如图:●带通滤波器的中心频率就是多个载频的频率。
●抽样判决器-----在给定时刻上比较各包络。
(3) MFSK系统带宽:BFSK=|fM-fl|+ΔfΔf单个码元宽度。
3. 多进制数字相位调制(MPSK)(1) 多进制数字相位调制的原理——多进制数字相位调制又称多相制。
*利用载波的多种不同相位(或相位差)表征数字信息的调制方式。
也可分为绝对移相(MPSK)和相对(差分)移相(MDPSK)两种。
*多进制相位调制: M=2k K位码元。
一个相位表示K位二进码元.*以四相制为例(2) QPSK(QDPSK)信号调制的原理(A)QPSK:定义:用载波的四种不同相位来表征数列中的信息。
两个信息比特与载波相位关系如下,分为A方式, B方式。
(B) QDSK:定义:利用前后码元之间的相对相位变化来表示数字信息。
以前一码元相位作为参考,并令Δ为本码元与前一码元的初相差。
信息比特与载波相位变化Δ的关系如上所示,分为A方式, B方式。
(C) 波形:(D) 表达式:ePSK ==式中：——受调相位。
M进制用M种不同相位来表征。
8.14多进制数字相位调制(MPSK)系统
if clk'event and clk='1' then
if start='0' then q<=0;
elsif q=0 then q<=1;f(3)<='1'; f(1)<='0'; xx(1)<=x;yy<=xx;
elsif q=2 then q<=3;f(2)<='0'; f(0)<='1';
注：电路符号图中没有包含模拟电路部分，输出信号为数字信号。 基带信号通过串/并转换器xx得到2位并行信号yy；四选一开关 根据yy的数据，选择载波对应的相位进行输出，即得调制信号 y。
MPSK调制电路符号
MPSK调制程序及注释
--文件名：MPSK --功能：基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里
解调出的A和B再经并／串变换，就可还原出原调制信号。 若解调π／2移相系统的PSK信号，需改变移相网络及判决
准Байду номын сангаас。
π／4 系统判决器判决准则
MPSK调制电路VHDL程序及仿真
MPSK调制方框图
FPGA
clk
分频
start
0° 90° 180° 270°
基带信号 串/并转换 四选一开关
调制信号
MPSK解调电路VHDL程序及仿真
MPSK解调方框图
FPGA
clk
计数器
start
调制信号
译码1 加法器 译码2 并/串 基 带 信
号
注：a.图中没有包含模拟电路部分，调制信号为数字信号形式。
b.当调制为低电平时，译码器1根据q值，送入加法器xx相应
MPSK发射机仿真设计
课程设计报告题目：多进制数字相位调制发射机仿真设计学生姓名：学生学号：系别：专业：届别：指导教师：多进制数字相位调制MPSK发射机仿真设计1 多进制数字相位调制发射机仿真设计的目的利用Systemview仿真MPSK发射机仿真设计，把多进制信号经过串并变换分成两路，再分别调制，最后相加输出多进制调制波形。
2 多进制数字相位调制的作用意义及应用多相相移调制是利用载波的多种不同相位差来表征输入的数字信息，是多进制移相键控。
2.1 多进制数字相位调制的优点(1) 抗干扰能力强，且噪声不积累。
数字通系统信中传输的是离散的数字波形，接收端的目标不是就精确还原被传输的波形，而是从收到干扰的信号中判决出发送端发出的是哪一个波形。
在远距离传输时，如微波中继通信，各中继站可利用数字通信特有的抽样判决再生的接收方式，时数字信号再生且信号不积累。
(2) 传输差错可控。
在数字通信系统中，可通过信道编码技术来警醒检错和纠错，降低误码率，提高传输质量。
(3) 便于用现代数字信号处理技术对数字信号进行处理，变换，存储。
这种数字灵活性表现为可以将来自不同信源的信号综合到一起传输。
(4) 易于集成，是通信设备微型化，重量轻。
(5) 易于加密处理，且保密性好。
[1]数字式调制具有采用微处理器的模拟调制方式的所有优点，通讯链路中的任何不足均可借助于软件根除，它不仅可实现信息加密，而且通过误差校准技术，使接收到的数据更加可靠，另外借助于DSP，还可减小分配给每个用户设备的有限带宽，频率利用率得以提高。
由于频率、相位调制对噪声抑制更好，因此成为当今大多数通讯设备的首选方案。
2.2 多进制数字相位调制的缺点设备复杂并且需要较大的传输带宽。
近年来，随着大规模集成电路的出现，数字系统的设备复杂程度和技术难度大大降低，同时高效的数据压缩技术以及光纤等大容量传输介质的使用正在逐步使带宽问题得到解决。
因此，数字传输方式日益受到欢迎。
[2]2.3 多进制数字相位调制的应用MPSK 中的QPSK 是一种频谱利用率高、抗干扰性强的数调制方式, 它被广泛应用于各种通信系统中，是多进制移相键控。
多进制数字相位调制MPSK
–MDPSK误码率计算近似公式为
P e erfc 2 r sin 2M
式中
n ( t ) n c ( t ) cos c t n s ( t ) sin c t
并且，n(t)的方差为n2，噪声的两个正交分量的方差为
2 c
2 s
2 n
若把此QPSK信号当作两个2PSK信号分别在两个相干检测器中 解调时，只有和2PSK信号同相的噪声才有影响。由于误码率决 定于各个相干检测器输入的信噪比，而此处的信号功率为接收 信号功率的(1/2)倍，噪声功率为n2。若输入信号的信噪比为r， 则每个解调器输入端的信噪比将为r/2。在7.2节中已经给出 2PSK相干解调的误码率为
1 1 / 2 erfc
所以QPSK信号解调错误的概率为
1 Pe 1 1 erfc 2
r
2
r/2
上式计算出的是QPSK信号的误码率。若考虑其误比特率，则由于
2
正交的两路相干解调方法和2PSK中采用的解调方法一样。所以其
误比特率的计算公式和2PSK的误码率公式一样。
式中
可知，当QPSK码元的相位k等于45时，
a k bk 1 / 2
a k cos k
b k sin
k
故信号码元相当于是互相正交的两个2PSK码元，其幅度分别为接 收信号幅度的1/21/2倍，功率为接收信号功率的(1/2)倍。另一方面， 接收信号与噪声之和为
r ( t ) A cos( c t ) n ( t )
多进制数字相位调制MPSK
• QPSK系统的性能
– 噪声容限
第19讲 频带传输：MPSK、MQAM、MFSK、MSK
1(t)
2 Eg
gT
(t)
cos ct ,
2 (t)
2 Eg
gT
(t ) sin
ct
MQAM信号可被表示为：si (t) si11(t) si2 2 (t)
其中系数：
si1
Ts 0
si
(t)1(t)dt
aic
Eg 2
si2 ais
Eg 2
则其矢量为：
E(r2 | s1) 0
D(r1
| s1)
D(r2
| s1)
2 r
N0 2
则r1与r2的联合条件概率密度为：
p(r1r2
|
s1 )
122 r Nhomakorabea exp
(r1
Es )2
2
2 r
r22
1
2
2 r
exp
r12
r22
2r1
2
2 r
Es
(t) sin
ct
由si(t上) 的式能若量将为si(：t)看作是两个波形的叠加，则其能量是gT这(t)两 个2TE波s s 形的能量之和，则
Es
Ts 0
ai2c
gT2
(t)
cos2
ctdt
Ts 0
ai2s gT2 (t) sin2
ctdt
1 2
Ts 0
ai2c
16ASK
MQAM
上图中所表示的信号可被称为振幅相位联合键控调制信号，简称APK调制信号 ，APK调制中的MQAM调制应用最广泛
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AbstractMultiple Phase Shift Keying (MPSK - multiple phase shift keying) is also called multi-phase system, which is the promotion of the two-phase system. It is the modulation to characterize digital information using the different carrier’s phase state. Similar with the Binary Digital Phase Modulation, it has the absolute phase modulation (MPSK) and phase modulation (MDPSK) as the two kinds of modulation methods.This article is mainly about the Multiple Phase Shift Keying system (MPSK) based on Xilinx ISE simulation software design, setting 4PSK as an example. The modulation method is the simple phase-selection method. It only concentrates on the design of digital system, neglecting the analog circuit system.Keywords: Multiple Phase Shift Keying MPSK Xilinx ISEphase-selection method摘要多进制数字相位调制（MPSK - multiple phase shift keying）又称多相制，是二相制的推广。
它是利用载波的多种不同相位状态来表征数字信息的调制方式。
与二进制数字相位调制相同，多进制数字相位调制也有绝对相位调制（MPSK）和相对相位调制（MDPSK）两种。
本文主要研究基于Xilinx ISE仿真软件设计的多进制数字相位调制(MPSK)系统，以4PSK系统为例。
调制方法采用简便的相位选择法，且略去模拟电路系统部分，仅对数字系统进行设计。
关键字: 多进制数字相位调制MPSK Xilinx ISE 相位选择法目录Abstract (1)摘要 (2)1 多进制数字相位调制 (1)1.1 MPSK概念 (1)1.2 MPSK原理 (1)2 四相相位调制（4PSK） (2)2.1 4PSK调制 (2)2.1.1相位选择法 (2)2.1.2 直接调相法 (3)2.2 4PSK解调 (4)2.3 4PSK调制与解调系统设计 (5)3 ISE设计与仿真 (7)3.1 ISE 操作环境 (7)3.1.1 输入（Design Entry） (7)3.1.2 综合(Synthesis） (8)3.1.3实现(Implementation) (8)3.1.4验证（Verification） (8)3.1.5下载（Download） (9)3.2 ISE程序设计 (9)3.2.1 调制系统程序设计 (9)3.2.2解调系统程序设计 (10)3.3仿真结果 (11)4总结 (12)5参考文献 (13)6 附录 (14)附录1 调制系统源程序 (14)附录2 解调程序源程序 (18)附录3仿真波形图 (24)I1多进制数字相位调制(MPSK)系统1 多进制数字相位调制1.1 MPSK 概念多进制数字相位调制也称多元调相或多相制。
它利用具有多个相位状态的正弦波来代表多组二进制信息码元，即用载波的一个相位对应于一组二进制信息码元。
如果载波有2k 个相位，它可以代表 k 位二进制码元的不同码组。
多进制相移键控也分为多进制绝对相移键控和多进制相对（差分）相移键控。
M 进制数字相位调制中，四进制绝对移相键控（4PSK ，又称QPSK ）和四进制差分相位键控（4DPSK ，又称QDPSK ）用的最为广泛。
1.2 MPSK 原理在MPSK 信号中，载波相位可取M 个可能值：因此，MPSK 信号可表示为：假定载波频率是基带数字信号速率的整数倍，则上式可改写为：上式表明，MPSK信号可等效为两个正交载波进行多电平双边带调幅所得已调波之和。
因此其带宽与MASK信号带宽相同，带宽的产生也可按类似于产生双边带正交调制信号的方式实现。
多相制信号常用的产生方法有：直接调相法及相位选择法。
2 四相相位调制（4PSK）四相调相信号是一种四状态符号，即符号有00、01、10、11四种状态。
所以，对于输入的二进制序列，首先必须分组，每两位码元一组。
然后根据组合情况，用载波的四种相位表征它们。
这种由两个码元构成一种状态的符号码元称为双比特码元。
同理，k位二进制码构成一种状态符号的码元则称为k比特码元。
2.1 4PSK调制2.1.1相位选择法在一个码元持续时间内，MPSK信号为载波四个相位中的某一个。
因此，可以用相位选择法产生4PSK信号，其原理如下图所示。
图中，四相载波发生器产生4PSK信号所需的四种不同相位的载波。
输入的二进制数码经串/并变换器输出双比特码元。
按照输入的双比特码元的不同，逻辑选相电路输出相应相位的载波。
例如，B方式情况下，双比特码元ab为11时，输出相位为45的载波；双比特码元ab为01时，输出相位为135的载波等。
23图2-1 相位选择法产生4PSK 信号（B 方式）方框图图2-1产生的是B 方式的4PSK 信号。
要想形成A 方式的4PSK 信号，只需调整四相载波发生器输出的载波相位即可。
2.1.2 直接调相法4PSK 信号也可以采用正交调制的方式产生。
四相PSK （4PSK ）信号实际是两路正交双边带信号。
串行输入的二进制码，两位分成一组。
若前一位用A 表示，后一位用B 表示，经串/并变换后变成宽度加倍的并行码（A 、B 码元在时间上是对齐的）。
再分别进行极性变换，把单极性码变成双极性码，然后与载波相乘，形成正交的双边带信号，加法器输出形成4PSK 信号。
显然，此系统产生的是π/4系统PSK 信号。
如果产生π/2系统的PSK 信号，只需把载波移相π/4后再加到乘法器上即可。
图2-2 π/4系统信号产生的原理框图4π/4系统信号产生的原理框图如图2-2。
若要产生4PSK 的A 方式波形，只需适当改变振荡载波相位就可实现。
2.2 4PSK 解调因为4PSK 信号是两个正交的2 PSK 信号的合成，所以可仿照 2 PSK 信号的相平解调方法，用两个正交的相干载波分别检测A 和B 两个分量，然后还原成串行二进制数字信号，即可完成4 PSK 信号的解调。
此法是一种正交相平解调法，又称极性比较法，原理图如图2-3。
图2-3 π/4系统PSK 信号解调原理框图为了分析方便，可不考虑噪声的影响。
这样，加到接收机上的信号在符号持续时间内可表示为：假定讨论的π/4相移系统，那么相位只能取π/4，3π/4，5π/4，7π/4。
两路乘法器的输出分别为：5LPF 输出分别是：根据π/4移相系统PSK 信号的相位配置规定，抽样判决器的判决准则表如表2-1。
当判决器按极性判决时，若正抽样值判为1，负抽样值判为0，则可将调相信号解调为相应的数字信号。
解调出的A 和B 再经并/串变换，就可还原出原调制信号。
若解调π/2移相系统的PSK 信号，需改变移相网络判决准则。
若解调4PSK 信号（A方式），只需适当改变相移网络。
表2-1 n π/4判决器的判决准则表2.3 4PSK 调制与解调系统设计MPSK 调制电路系统框图如图2-4，电路符号图中没有包含模拟电路部分，输出信号为数字信号。
基带信号通过串/并转换器xx 得到2位并行信号yy ；四选一开关根据yy 的数据，选择载波对应的相位进行输出，即得调制信号 y 。
6图2-4 MPSK 调制电路系统框图MPSK 调制电路符号如图2-5。
图2-5 MPSK 调制电路符号图2-6是MPSK 解调方框图，图中没有包含模拟电路部分，调制信号为数字信号形式。
当调制为低电平时，译码器1根据q 值，送入加法器xx 相应的数据。
图2-6 MPSK 解调方框图加法器把运算结果送到寄存器yy，译码2根据yy数据通过译码，输出2位并行信号yyy，yyy再通过并/串转换，就可得到解调后的基带信号y。
3 ISE设计与仿真Altera和Xilinx是全球知名的FPGA生产厂商，二者的开发产品Quartus 和ISE均可作为本设计使用的软件，选择哪个在产品设计中视使用的芯片类型而定。
本设计仅进行软件仿真，从学习的方面考虑，使用Xilinx公司的ISE 配合ModelSim进行设计仿真，设计语言为VHDL语言。
VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA 公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。
Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。
3.1 ISE 操作环境ISE的全称为Integrated Software Environment，即“集成软件环境”，是Xilinx公司的硬件设计工具。
作为相对容易使用的、首屈一指的PLD设计环境，SE将先进的技术与灵活性、易使用性的图形界面结合在一起，能使设计者在最短的时间，以最少的努力，达到最佳的硬件设计。
利用Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：即输入（Design Entry）、综合（Synthesis）、实现(Implementation)、验证（Verification）、下载（Download）。
3.1.1 输入（Design Entry）为了克服原理图输入方法的缺点，目前在大型工程设计中，在ISE软件7中常用的设计方法是HDL设计输入法，其中影响最为广泛的HDL语言是VHDL和Verilog HDL。
它们的共同优点是利于由顶向下设计，利于模块的划分与复用，可移植性好，通用性强，设计不因芯片的工艺和结构的变化而变化，更利于向ASIC的移植，故在ISE软件中推荐使用HDL设计输入法。
3.1.2 综合(Synthesis）综合是将行为和功能层次表达的电子系统转化为低层次模块的组合。
一般来说，综合是针对VHDL来说的，即将VHDL描述的模型、算法、行为和功能描述转换为FPGA/CPLD基本结构相对应的网表文件，即构成对应的映射关系。