基于FPGA的Gardner位定时同步的综合实验设计
Gardner算法实现基带信号位同步技术探讨
无 线 互 联 科 技
Ｗｉ ｒ ｅ ｌ ｅＳ Ｓ Ｉ ｎ ｔ ｅ ｒ ｎｅ ｔ Ｔ ｅ ｃ ｈ ｎ ｏｌ ｏ ｇ ｙ
Ｎｏ． ５
Ｍａ ｒ ｃ ｈ。２ ０ ｌ ５
Ｇ ａ ｒ ｄ ｎ ｅ ｒ 算法实现基带信号位 同步技术探讨
丁 斌 陆
（ 安 徽 理 工 大学， 安徽 淮南
运算的采样点， 由插值时刻 决定； 重采样后输 出采样点
图１ Ｇ ａ ｒ ｄ ｎ ｅ ｒ 算法 结 构
是（ ｍ ＋ ｕ ） ， 抽ｔ 表示不大于ｚ 的最大整数， ｋ Ｔ ｉ ｇ ］ ｕ ｋ 的信
作者简介： 丁斌 （ １ ９ ８ ９ 一） ， 男， 安徽安庆 人， 硕 士， 研 究方向： 无线通信与计算机 网络 ； 陆奎 （ １ ９ ６ ３ －） ， 男， 安徽怀远人 ， 博士， 研 究 生导师， 研 究方向： 计算机 网络与通信。
系统 。
关键词： Ｇ ａ ｒ ｄ ｎ ｅ ｒ 算法； 位 同步； 内插 ； 误差检 测
同步指收发双方在时间上步调一致 ， 在数字通信系统 根据对输入的非同步采样信号采用 内插公式计算得出正确
该采样值 即本地 时钟频率与接收信号频 率 中， 位 同步是一项重要 的技术 。 由于信号在传输 过程中所 的采样值输出， 产生的延时一般未知， 再加上噪声、 多径效应等影响， 导致 同步情况下的采样值。 接 收端收到 的信号与本地时钟信号不一致 。 而位 同步作用 １ ． １内 插 滤 波器 就是 跟踪每个码元的最佳采样点以进行判决。 当输入信号 接收机 接收 到射频信号 经下 变频 到中频 ， 中频 再解
传统 的数字 接收机通 过提取接 收信号中的时钟信息 钟采样时间间隔为 ， 内插滤波器ｊ 】 ， 假 定 再调整采样 时钟， 即同步 时钟恢复。 在全数字接 收机 中，
基于 FPGA 的通用位同步器设计
基于 FPGA 的通用位同步器设计聂伟;林竹【摘要】A universal bit synchronizer based on the Gardner algorithm is designed in this paper. The improved Gardner algorithm structure is adopted in the synchronizer to meet the requirements of the universal demodulator based on the software radio,which means that the bit synchronization could be achieved when the rate of baseband signals is changed in a wide range. In this paper,the principle of the traditional Gardner algorithm is introduced. The improved design and FPGA⁃based implementation methods are given. In particular,the interpolation filter coefficients can be computed in real time by Farrow structure,and GA⁃TED algorithm which is independent of the carrier phase error was used in timing error detection,while parameters of the loop filter and internal controller can be set up by the external controller. At last,the simulation and test results show that the method is correct.% 设计了一种基于 FPGA 的通用位同步器。
Gardner算法在全数字时钟同步电路中的分析与仿真
Gardner算法在全数字时钟同步电路中的分析与仿真作者：胡鹏飞来源：《电脑知识与技术》2011年第30期摘要：Gardner算法是由Gardner提出的一种时间误差检测算法，可运用于全数字时钟同步电路。
该文首先阐述了算法原理，然后利用MATLAB工具，对采用Gardner算法的时钟同步电路进行闭环仿真和开环仿真。
仿真结果验证了Gardner算法的有效性，以及影响时钟同步性能的主要参数。
关键词：Gardner算法；全数字时钟同步；MATLAB中图法分类号：TP311文献标识码：A文章编号：1009-3044(2011)30-7492-02Analysis and Simulation of Gardner Arithmetic in Digital Timing Recovery CycleHU Peng-fei(Tongji University, Shanghai 200092, China)Abstract: Introduced by Gardner, Gardner arithmetic is a timing error detector arithmetic, and could be applied to digital timing recovery cycle. At first, the paper states the principle of the arithmetic, and precedes the closed-cycle and open-cycle simulation with MATLAB. The result shows that the Gardner arithmetic is suitable for timing recovery cycle, and finds out the main parameter affecting the performance of the timing recovery cycle.Key words: gardner; digital timing recovery circuit; MATLAB在接收机中，时钟需要与输入信号的符号周期相同步。
基于三角函数内插法的Gardner位定时同步环的FPGA实现
基于三角函数内插法的Gardner位定时同步环的FPGA实现邱文静
【期刊名称】《无线互联科技》
【年(卷),期】2017(000)015
【摘要】位定时同步是全数字接收系统中的关键组成部分,对系统性能有重要影响.Gardner定时同步环结构简单便于工程实现,三角函数内插法结构简单内插精度高.文章将三角函数内插法应用于Gardner定时同步环,降低了实现难度.
【总页数】3页(P131-133)
【作者】邱文静
【作者单位】南京熊猫汉达科技有限公司,江苏南京 210014
【正文语种】中文
【相关文献】
1.基于FPGA的OFDM-RoF符号定时同步的实现 [J], 吴金达;余方围;任宏亮;卢瑾;胡卫生
2.基于FPGA的Gardner位定时同步的综合实验设计* [J], 刘桂华;龙惠民;徐锋
3.基于IEEE802.16e的OFDM定时同步算法及FPGA实现 [J], 陈兵;尹曼;刘力军
4.基于Gardner位定时同步算法的实验教学设计 [J], 欧静兰;印勇;吴皓威;邹玉涛
5.基于FPGA的Gardner位定时同步的综合实验设计 [J], 刘桂华;龙惠民;徐锋因版权原因，仅展示原文概要，查看原文内容请购买。
Gardner算法在全数字时钟同步电路中的分析与仿真
Gardner算法在全数字时钟同步电路中的分析与仿真
胡鹏飞
【期刊名称】《电脑知识与技术》
【年(卷),期】2011(007)030
【摘要】Gardner算法是由Gardner提出的一种时间误差检测算法,可运用于全数字时钟同步电路.该文首先阐述了算法原理,然后利用MATLAB工具,对采用Gardner算法的时钟同步电路进行闭环仿真和开环仿真.仿真结果验证了Gardner 算法的有效性,以及影响时钟同步性能的主要参数.
【总页数】3页(P7492-7493,7497)
【作者】胡鹏飞
【作者单位】同济大学电子信息学院,上海200092
【正文语种】中文
【中图分类】TP311
【相关文献】
1.QPSK调制解调中的Gardner定时恢复算法研究与性能分析 [J], 李建海;成亚勇
2.仿真分析在时钟电路电磁兼容设计中的应用 [J], 徐亮
3.航天器时间触发系统时钟同步算法的仿真分析 [J], 蔺玥;高亚楠;范松涛;徐春
4.仿真系统中的时钟同步算法 [J], 唐庆茂;陈平;沈博
5.电路仿真业务中DCR时钟恢复算法的VLSI实现 [J], 冯肖雄; 邱超
因版权原因，仅展示原文概要，查看原文内容请购买。
一种基于FPGA的位同步信号的实现
一种基于FPGA的位同步信号的实现刘小群【摘要】Synchronization is a very important practical aspect in the communication system, it is also the technical sup port to guarantee the whole communication system working orderly and dependably. Except carrier wave synchronization, it also needs bit synchronization in digital communication system. The method of realizing bit synchronization mainly includes filtering idea and phase-locked, the principle of phase-locked bit synchronous is similar to the principle of carrier wave synchronization. This paper designed one kind of digital phase-locked bit synchronous extraction project, introduced the principle of bit synchronization, the paper described the project and modules based on FPGA, and compiled and simulated with Maxplus Ⅱ . The simulation has shown that the design is well in reliability, and can meet the request.%同步是通信系统中非常重要的一个实际问题,是保证整个通信系统进行有序而可靠工作的技术支撑.在数字通信系统中,除了载波同步外,还需要实现位同步.实现位同步的方法主要有滤波法和锁相法,位同步锁相法的基本原理和载波同步的原理基本类似.本文设计了一种数字锁相法位同步提取方案,分析了位同步提取原理,阐述了实现方案和模块设计的方法,在MaxplusⅡ下完成编译、综合、仿真、下载到FPGA芯片等功能.仿真及试验表明,设计稳定可靠,且能够满足要求.【期刊名称】《新技术新工艺》【年(卷),期】2011(000)005【总页数】3页(P28-30)【关键词】位同步;数字锁相;FPGA;MaxplusⅡ【作者】刘小群【作者单位】宝鸡文理学院,物理与信息技术系,陕西,宝鸡,721016【正文语种】中文【中图分类】TN911数字通信中,除了有载波同步的问题外,还有位同步的问题。
【matlab编程】位同步Gardner环的研究
1.课题背景在数字通信中，消息是由一串连续的信号码元传递的。
这些码元通常都有相同的持续时间。
接收端接收这个码元序列时，一般均需知道每个码元的起止时刻，从而对码元进行判决。
例如，用取样判决器对信号进行取样判决时，一般均应对准每个码元最大值的位置。
因此，接收端必须要产生一个码元定时脉冲序列，并且定时脉冲的重复频率和相位（位置）要与接收码元一致。
即：接收端定时脉冲的重复频率和发送端码元速率相同；脉冲位置（即取样判决时刻）对准最佳取样判决位置。
我们把在接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步、位定时，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
2.课题相关理论概述Ganrder法是一种不需要先进行载波同步的定时误差估计算法。
这种方法是一种非判决指向方法，其基本思想是：提取出相邻码元最佳采样点的幅度和极性变化信息，再加上相邻码元过渡点是否为零这一信息，就可以从采样信号中提取出定时误差。
在系统设计中Gardner锁相环位于Costas载波同步锁相环之后，主要由四部分组成：内插器、时钟误差提取模块、环路滤波器以及控制器模块。
相互正交的I，Q两路信号的采样点通过运算每个符号期间都会产生一个定时错误样点。
通过定时误差检测把定时错误序列通过环路滤波器后送给数控振荡器，由数控振荡器产生参数控制插值滤波器，最后插值滤波器进行采样时刻调整，从而完成整个符号同步过程。
如何由接收到的采样点产生定时错误序列，这是Gardner算法的关键所在，在后面的章节，我们将详细讨论Gardner环的原理。
环路的基本工作流程这里就不做叙述了，有兴趣的同学可以查看相关的参考文献，内容基本雷同，下面对几个主要模块进行介绍。
时钟误差提取模块Gardner算法中的每个符号需要两个采样点，一个为符号的最佳观察点，一个为两个最佳观察点之间的采样点。
该算法使用与捕获与跟踪两种模式。
误差提取模块每个符号周期计算一次，理论计算公式为：环路滤波器控制器模块从功能方面看内插估值控制模块的主要完成的任务是计算小数间隔，以及产生再采样时钟Ti。
一种改进的Gardner定时同步算法
［ Ｋｅ ｙ ｗ ｏ ｒ ｄ ｓ ］ｔ ｉ ｍｉ ｎ ｇ ｓ ｙ ｎ ｃ ｈ ｒ ｏ ｎ ｉ ｚ ａ ｔ ｉ ｏ ｎ ； ｉ ｎ ｔ ｅ ｒ ｐ ｏ ｌ ａ ｔ ｉ ｏ ｎ ｉ ｆ ｌ ｔ ｅ ｒ ； ｔ ｉ ｍｉ ｎ ｇ － ｅ ｒ ｒ ｏ ｒ ｄ ｅ ｔ ｅ ｃ ｔ ｏ ｒ ； Ｓ － ｃ ｕ ｒ ｖ ｅ ； Ｇａ ｒ ｎｅ ｄ ｒ ａ ｌ ｇ ｏ ｒ ｉ ｔ ｈ ｍ； Ｑ Ｐ Ｓ Ｋ ｍ ｏ ｄ ｕ ｌ ａ ｔ ｉ ｏ ｎ
Ａｎ Ｉ ｍ ｐｒ ｏ ｖ ｅ ｄ Ｇａ ｒ ｄ ｎ ｅ ｒ Ｔｉ ｍｉ ｎ ｇ Ｓ ｙ ｎｃ ｈ ｒ ０ ｎ ｉ ｚ ａ ｔ ｉ ０ ｎ Ａｌ ｇ ｏ ｒ ｉ ｔ ｈ ｍ
Ｌ Ｉ Ｕ Ｗｅ ｉ ， Ｙ Ａ Ｏ Ｙ ｕ ａ ｎ － ｃ ｈ ｅ ｎ ｇ ， Ｑ Ｉ Ｎ Ｍｉ ｎ ｇ — ｗ ｅ ｉ
文 献标识 码： Ａ
中 田分类号： Ｔ Ｐ ３ ０ １ ． ６
种 改进 的 Ｇａ ｒ ｄ ｎ ｅ ｒ定 时 同步算 法
刘 伟，姚远程， 秦明伟
（ 西 南科技 大 学信 息工 程学 院 ，四川 绵 阳 ６ ２ １ ０ １ ０ ）
摘
要： 针对定时同步算法捕获时间长、稳定性差和误码率高等问题，提出一种改进的 Ｇ ａ ｒ ｄ ｎ ｅ ｒ 定时同步算法。分析不同插值滤波
ｅ ｒ ｒ ｏ ｒ ｒ ａ ｔ ｅ ， ａ ｎ ｉ ｍｐｒ ｏ ｖ ｅ ｄ Ｇａ ｒ ｄ ｎ ｅ ｒ ｓ ｙｎ ｃ ｈ ｒ ｏ ｎｉ ｚ ａ ｔ ｉ ｏ ｎ ａ ｌ ｇｏ ｒ ｉ ｔ ｈ ｍ ｉ ｓ ｐ ｒ ｏ ｐｏ ｓ ｅ ｄ． Ｏｎ ｔ ｈｅ ａ ｎａ ｌ ｙ ｓ ｉ ｓ ｏ ｆ ｄ ｉ ｆ ｆ ｅ ｒ ｅ ｎｔ ｉ ｎ ｔ ｅ ｒ ｐｏ ｌ ａ ｔ ｉ ｏ ｎ ｉｌ ｆ ｔ ｅ ｒ ， ｐｉ ｅ ｃ ｅ ｗｉ ｓ ｅ ｐ ａ ｒ ａ ｂ ｏ ｌ ｉ ｃ
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的Gardner位定时同步的综合实验设计
作者：刘桂华龙惠民徐锋
来源：《数字技术与应用》2017年第07期
摘要：本文将 FPGA技术引入教学，基于内插方式的Gardner定时恢复算法的数字接收机关键技术理论分析基础上，实现了该算法的数字通信系统的位同步设计的FPGA（Field Programmable Gata Array）综合设计，并在FPGA 实验平台实现硬件验证。
实践表明，该项目达到电子综合设计的教学要求，能有效提高学生的系统综合、系统分析的实践能力的培养。
关键词：电子综合设计；Gardner位定时同步；FPGA
中图分类号：TN874 文献标识码：A 文章编号：1007-9416（2017）07-0167-02
电子综合设计一般采用软件仿真的方法使同学加深对概念和原理的理解。
但是本次设计将FPGA技术引入教学，改善了以前较为复杂数字通信实验仅仅仿真验证，真正能将学生对电路原理的理解得以快速在FPGA平台上进行实现，既达到了理论与实践相结合，又达到快速验证设计方案的目的。
笔者结合数字通信的基本原理[1-2]，设计了基于Gardner位定时同步算法及其FPGA实现的综合设计项目。
1 系统设计方案
在软件无线电接收机中，要正确的恢复发送端的信号，需要对码元的中间时刻进行周期性的采样判决，必须知道每个码元的起止时刻，才能采样恢复出发送端的信号[3]。
由于接收到的信号传输过程中受到噪声、多径效应等影响，与本地时钟信号不同步，这就需要位同步算法，恢复出与接收码元同频同相的时钟信号。
位同步性能的好坏直接影响整个通信系统的性能。
本次设计是基于内插方式的Gardner定时恢复算法。
Gardner定时恢复算法就是利用内插滤波器恢复出信号的最大值再进行重采样。
一种典型的Gardner定时恢复算法结构框图如图1所示。
定时恢复算法主要由定时误差检测器、环路滤波器、数控振荡器和插值滤波器组成。
模拟输入信号x（t）在满足奈奎斯特基本采样定律条件下，经过本地固定时钟周期采样后变为离散信号x（mTs），经过插值滤波器插值后，由定时误差检测器检测输入信号与本地时钟的相位误差τ（n），再由环路滤波器滤除噪声及高频成分e（n），由数控振荡器得出整数采样时刻mk和插值位置uk，从而定时输出y（kTi）。
1.1 定时误差检测器
定时误差检测利用非数据辅助的Gardner误差检测算法，信号插值后，每个符号内需要获取最佳采样点以及中间时刻的内插值。
定时误差求解公式：
其中，τ（n）为定时误差；y（n）为第n个符号的信号采样值；Ti是输出信号周期，则当取Ti=T/2可满足符号周期内的两个采样值的要求。
1.2 NCO模块设计
数控振荡器NCO只是用于计算插值点的有效位置，可以根据输入信号来实时产生输出信号脉冲和差值点。
NCO是对以采样时钟Ts的输入信号进行抽样，所以NCO的工作时钟也为Ts，重采样周期也与输入信号的符号率一致为Ti。
1.3 插值滤波器设计
插值滤波器主要作用就是产生与本地时钟相位相同的信号，通过输入信号x（mTs）与采样点mk与分数插值点uk来实时生成。
本论文采用立方插值滤波器，它是一种多项式的插值滤波器，它的4点样值的拉格朗日函数表达式为
这里，这里N=4，那么N1=N/2=2，N2=N/2-1=-1。
2 位同步FPGA实现
FPGA实现的Gardner定时恢复位同步算法，不同的输入符号除系统的工作时钟要发生相应的变化外，主要考虑的是不同采样率下对环路滤波器参数的设计。
根据Simulink仿真可以得出不同速率段的浮点数环路滤波器参数，再通过按倍数扩大的方式转换为定点数进行FPGA实现。
FPGA处理芯片选用的是Xilinx公司的高速数字信号处理芯片VIRTEX-4系列中的
XC4VSX55处理芯片，能够满足系统160MHz最大工作时钟和对存储器资源，乘法器资源的要求。
输入数据位宽为12位，对环路滤波器参数进行18位的量化处理，系统的最大处理位宽为30位。
插值滤波器采用的是farrow结构，通过插值，将输入数据移动到与本地时钟相对应的位置。
为保持输入数据大小不变，在输出端进行了12位的截取操作。
经过上述模块的联调，再通过FPGA仿真得出如图2所示的波形。
其中，输入数据为一个符号率为5Mb/s，采样率为40MHz的“00001111”重复二进制码生成的BPSK信号。
经过Gardner定时恢复后，均能在信号的极值点处实现采样，恢复出原始的二进制信息。
3 结语
本文设计了以FPGA为设计平台的Gardner位定时同步算法的电子综合设计项目，能有效提高学生的系统综合、系统分析的实践能力的培养。
参考文献
[1]张立军，张宗橙，郑宝玉，等译.ProakisJG.数字通信[M].北京：电子工业出版社，2001：241-268.
[2]杨小牛，楼才义，徐建良.软件无线电原理与应用[M].北京：电子工业出版社，2001：197-201.
[3]杨杰，崔诵祺，刘策伦.高数数字接收机中位同步和滤波联合实现方法[J].北京理工大学学报，2010，30（12）：1465-1469.。