数字式秒表
VHDL数字秒表
数字秒表一设计任务设计用于体育比赛的数字秒表，要求：1.计时精度大于1/1000秒，计时器能显示1/1000秒的时间，提供给计时器内部定时器的时钟频率为10MHz；计时器的最长计时时间为1小时，为此需要一个7位的显示器，显示的最长时间为59分59.999秒。
2.设计复位和起/停开关。
（1）复位开关用来使计时器清零，并做好计时准备。
（2）起/停开关的使用方法与传统的机械式计时器相同，即按一下起/停开关，启动计时器开始计时，再按一下起/停开关时终止。
（3）复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时器进程立即终止，并对计时器清零。
二方案选择与设计方案选择利用VHDL语言进行数字秒表设计有多种方法。
可以利用原件例化语句将各模块联系起来，也可以使用原理图的方法实现此功能，考虑到此次设计中端口众多，使用例化语句繁琐易错，因此采用了条理清晰的绘制原理图的方法生成顶层文件，实现数字秒表功能。
根据上述设计要求，可以预先设计若干个不同进制的计数器单元模块，然后将其进行例化组合来得到数字秒表系统。
要满足数字秒表的精度，首先要获得精确的计时基准信号，这里的系统精度要求为0.001秒，因此必须设置周期为0.001秒的时钟脉冲。
0.001秒、0.01秒、0.1秒、秒、分等计时单位之间的进位转换可以通过不同进制的计数器实现。
设置十进制计数器和六进制计数器，每位计数器均能输出相应计时单位计数结果，其中，十进制计数器可以实现0.01秒、0.1秒、秒、分为单位的计数，六进制计数器可以实现以10秒、10分为单位的计数。
把各级计数器级联，即可同时显示0.001秒、0.01秒、0.1秒、秒、分钟。
级联可分为串行进位方式和并行进位方式。
在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号。
在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态信号（计数的使能信号EN），两片的CLK端同时接计数输入信号。
数字式秒表
数字式秒表数字式秒表是一款用来计时的工具，能够精确的计算出一段时间的时间长度，广泛应用于各行各业的计时需求之中。
数字式秒表通过数字显示的方式，可以直接的读取计时结果，相对于传统的机械式秒表，具有更高的精度、更方便的操作和更可靠的性能。
数字式秒表的原理，其实是通过内部的晶体振荡器来进行计时的。
晶体振荡器可以稳定地产生规律的电信号，计时器会把这些电信号精确地计算成时间单位，从而实现计时的功能。
与此同时，数字式秒表也可以根据不同的需求，提供不同的计时模式和计时设置。
例如，计次功能、倒计时功能、分段计时功能等。
同时，数字式秒表还可以通过连接计算机、打印机和其他外部设备等方式，实现数据记录、数据分析、数据输出等多种功能。
在现代工业、运动竞技、科学实验等领域，数字式秒表都有着广泛的应用。
例如，在工业生产线上，数字式秒表可以精确的计算出加工过程中每一个工位的时间，检验生产效率和流程优化等；在具有严格计时要求的比赛场合，数字式秒表可以快捷地记录每个选手的成绩，以及赛事过程中的时间掌控等。
而在现代教育、家庭中，则可以将数字式秒表作为学生用品、实用工具甚至小玩具等多种身份存在。
例如，在考试模拟中，制定计时规则，利用秒表检测学生考试时间；在烘焙和烹饪中，用秒表精确计时不同环节的时间，掌握食品的质量和口感；在体育锻炼中，用来记录运动员的跑步时间、骑行时间等，而作为玩具的数字式秒表，可以发扬儿童的竞争意识和计时观念。
总体来说，数字式秒表是一种功能强大的计时工具，具有精确、便捷、可靠等多种优点，并通过不断的技术创新和应用拓展，得到了越来越广泛的应用和重视。
数字秒表课程设计 最大为99小时59分59秒
电子技术课程设计报告2013年12月前言数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，下文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。
本设计中数字秒表的最大计时是99小时59分9/10秒，也就是说分辨率是0.1秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。
当计时停止的时候，由开关给出一个清零信号，使得所有显示管全部清零在本次实验中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。
由于需要比较稳定的信号，我们用555定时器与电阻和电容组成的多谐振荡器或石英晶体多谐振荡器产生100HZ的信号，用六个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。
目录题目摘要关键词设计要求 (3)第一章系统概述 (4)第二章单元电路与分析 (5)2.1 秒信号发生器 (5)2.1.1 选择信号发生器方案 (5)2.1.2石英晶体多谐振荡器 (7)2.1.3方案对比与选择 (9)2.1.4 555构成的多谐振荡器仿真图 (9)2.2消抖电路及其原理 (10)2.3分、秒、毫秒计数器电路设计 (10)2.3.1选择计数器的方案 (10)2.3.2 74LS160计数器功能的介绍 (11)2.3.3计数器最终连线图 (12)2.4译码器 (13)2.4.1译码器的基本原理 (13)2.4.2 74LS48显示译码器管脚图 (13)2.4.374LS48功能介绍 (13)2.5数码管 (15)2.5.1七段数码管工作原理 (15)2.5.2七段数码管内部结构介绍 (16)2.5.3显示器匹配电路图 (17)第三章系统综述 (18)3.1总电路图 (18)第四章结束语 (19)4.1课程总结 (19)4.2故障分析 (19)参考文献 (20)元件明细表 (20)鸣谢 (21)收获和体 (21)评语 (23)数字式秒表摘要：数字式秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。
数字式秒表设计
1 设计目的1、培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力。
2、学习较复杂的电子系统设计的一般方法，提高基于模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。
3、进行基本技能训练，如基本仪器仪表的使用，常用元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规范以及使用仿真软件、实验设备进行调试和数据处理等。
4、培养学生的创新能力。
2 设计要求1.秒表由2位七段LED显示器显示，其中1位显示“s”,二位显示“0.1s”，显示分辩率为0.1 s;2.计时最大值为9.9s;3.计时误差不得超过1s;具有清零、启动计时、暂停计时及继续计时等控制功能；4.主要单元电路和元器件参数计算、选择；5.画出总体电路图；6.安装自己设计的电路，按照自己设计的电路，在通用板上焊接。
焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、虚焊的现象。
7.调试电路8.电路性能指标测试9.提交格式上符合要求，内容完整的设计报告3总体设计3.1 工作流程图图 1 工作流程图图1中1单元为用集成与非门74LS00构成的基本RS 触发器。
属低电平直接触发的触发器,有直接置位,复位的功能。
图1中2单元为集成与非门74LS00构成的单稳态触发器，它的职能是为计数器提供清零信号。
图1中555定时器构成了多谐振荡器，是一种性能较好的时钟源。
图1中4单元74LS160构成的计数器/分频器图1中5单元译码显示单元3.2 原理图:图1为电子秒表的原理图,按功能可分为5个单元电路进行分析。
其中单元1为基本RS 触发器； 单元2为单稳态触发器； 单元3为时钟发生器； 单元4为计数器和分频器； 单元5为译码显示单元。
基本RS 触发器单稳态触发器译码显示器555定时器计数/分频器图2 原理电路图本电路中使用两个基本RS触发器提供置位、复位、和清零信号，555定时器提供时钟脉冲信号，三块74LS160作为译码/分频单元，有效、简洁地完成了秒表所具备的所有功能（清零、启动计时、暂停计时及继续计时）。
数字秒表设计报告
摘要要求设计一个计数范围在0.0-9.9秒的数字秒表，精确度为0.1秒。
电路设计基本包括0.1秒脉冲发生器、信号控制端、整形电路、计数电路、译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，信号控制端由D触发器实现，即74LS74N，能够对整个电路进行清零、计数、停止和复位的作用。
计数器由两个十进制BCD 码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。
这个电路设有两个开关s1，s2，来实现对电路的清零、计数、暂停、复位的控制。
这样，一个简易的数字秒表便设计完成了。
关键字：555定时器、D触发器、编码、译码ABSTRACTDesign a digital stopwatch counting range in 0.0-9.9 seconds, accuracy of 0.1 seconds. Basic including 0.1 second pulse generator circuit design, signal control terminal, shaping circuit, counting circuit, decoding circuit and a display of this a few parts. More than 0.1 second pulse generator composed of 555 timer harmonic oscillation circuit implementation, signal control comprised D flip-flop, namely 74LS74N, can be reset to the whole circuit, counting, stop and reset. Two decimal counter by BCD 74LS160 cascade. In the four output end of the counter four load respectively at the decoder side, decoder by 74LS48 implementation. This circuit is equipped with two switch S1, S2, to implement to reset circuit, counting, suspend, and reset the control. So will design a simple digital stopwatch is complete.Key Word:555 timer, D flip-flop, encoding and decoding目录摘要------------------------------------------------------------------------1 1.设计目的及要求------------------------------------------------------31.1设计目的-----------------------------------------------------------31.2设计要求-----------------------------------------------------------32.设计原理及分析------------------------------------------------------42.1设计构想框图-------------------------------------------------------42.2设计原理分析-------------------------------------------------------42.2.1多谐振荡电路------------------------------------------------42.2.2开关控制端与D触发器----------------------------------------52.2.3与非门电路--------------------------------------------------52.2.4显示译码电路------------------------------------------------53.制作过程--------------------------------------------------------------73.1布局连线-----------------------------------------------------------73.2调试---------------------------------------------------------------73.3遇到问题及解决方法-------------------------------------------------84.心得感悟--------------------------------------------------------------8参考文献------------------------------------------------------------------9附录附录一元器件清单------------------------------------------------------10 附录二电路图----------------------------------------------------------101.设计目的及要求1.1设计目的通过对数字秒表的设计，熟练掌握555定时器脉冲信号产生的原理和D触发器的功能及原理，利用所学的电子技术基础（模拟部分）知识，回顾脉冲信号产生、计数、编码、译码的原理机制，进行对生活中不可或缺的秒表的设计。
数字式秒表
河南城建学院电子技术基础课程设计报告数字式秒表姓名：张明峰学号：091412137专业班级：0914121指导老师：樊晓虹所在院系：电气与信息工程学院2014年6月19日摘要本设计是一个数字式的秒表，秒表与普通的秒表不同，它的目的是从某一时刻到另一时刻的时间间隔进行计数。
在秒表的设计过程中，陈科学张明峰为一组，我们两个在查阅了相关资料后，把秒表的设计分为三大部分，基准脉冲产生部分、控制部分、和计数译码、显示部分、基准脉冲产生的部分由555定时器构成的多谐振荡器使频率为100HZ 的基准脉冲，控制部分由基本RS触发器和相应的开关组成，计数、译码显示部分，将使用同步二进制，在各项模块中首先秒表的的分辨率为0.01秒所以获得频率为100HZ的基准毫秒脉冲，其次分、毫秒计数器为100进制的计数器，秒计数器为60进制的计数器，还要通过译码器对计数器的输出进行译码，再通过七段码数码管进行最后的时间时间显示，最后用个一控制键实现秒表的启动、暂停、继续、计数的功能，用另一个控制键实现清零功能，分别实现上述功能，即可设计出符合要求的秒表。
目录1 系统概述 (1)2 系统总体方案及硬件设计 (2)2.1 总电路图 (2)3 各模块设计 (3)3.1基准脉冲获取 (3)3.2 分、秒、毫秒计数器电路设计 (3)3.3译码、显示部分 (4)4课程设计体会 (6)5参考文献 (7)1系统概述所为数字式秒表，必有一个数字显示系统，,按设计要求，须用七段数码管来做显示器，题目要求最大计数值为99，59，99 那则需要六个数码管，要求计数分辨为0.01秒，那么我们需要相应的频率信号发生器，选择信号发生器时，采用集成电路555定时器与电阻和电容组成的多谐振荡器。
其核心部分使用六个74160计数器采用串联方式构成，这种连接方式简单，使用元件数量少。
由于555定时器灵敏度高、功能灵活，所以cp脉冲由555多谐振荡器产生的。
数字式秒表实际上是一个频率100Hz的计数电路，由于秒表的需要，故需要在电路上加上一个控制电路，控制电路具有清零、启动计时、暂停及继续计数等控制功能。
数字秒表设计(4位)
目录1 数字秒表方案设计与论证 (2)2 数字秒表总体设计 (2)3 电子秒表的工作原理 (4)3.1脉冲源电路 (4)3.2分频器电路 (4)3.3时间计数单元 (5)3.4码驱动及显示单元 (8)3.5元件列表 (9)4 调试 (10)5 电路测试及测试结果 (10)6 心得体会 (12)7 参考文献 (13)1 数字秒表方案设计与论证电子秒表的工作原理就是不断输出连续脉冲给加法计数器，而加法计数器通过译码器来显示它所记忆的脉冲周期个数。
1时钟发生器：利用石英震荡555定时器构成的多谐振荡器做时钟源,产生脉冲;2记数器：对时钟信号进行记数并进位,毫秒和秒之间10进制,秒和分之间60进制; 本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，3译码器：对脉冲记数进行译码输出到显示单元中；4显示器：采用4片LED显示器把各位的数值显示出来，是秒表最终的输出，有分、秒、和毫秒位；74LS48是BCD码到七段码的显示译码器5控制器：控制电路是对秒表的工作状态（记时开始/暂停）进行控制的单元。
属低电平直接触发的触发器，有直接置位、复位的功能。
2数字秒表总体设计图 1 工作流程图:图图2 原理电路图3电子秒表的工作原理3.1脉冲源电路用555 实现多谐振荡，需要外接电阻R1，R2和电容C。
电路图如下：（a）（b）图3 构成多谐振荡器电路图4 555引脚图3.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
须设计一个五进制计数器，对频率为50HZ 的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S 的矩形脉冲，作为时间计数单元的时钟输入。
用集成异步计数器74LS90 实现，电路图如下：(a) (b)图5 74ls90引脚图及构成五进制计数器3.3时间计数单元记数器74160、74ls192、74ls90等都能实现十进制记数，本设计采用二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图三所示，555定时器构成的多谐振荡器作为计数器1的时钟输入。
数字式秒表资料
数字式秒表资料电⼦技术综合课程设计课程：电⼦技术综合课程设计题⽬：数字式秒表所属院(系) 物电学院专业班级电⼦101姓名XXX 学号：XXXXX指导⽼师XXXXX完成地点5XXX2012年 09 ⽉ 26⽇任务书数字式秒表⼀任务和要求：设计并制作⼀个数字式秒表，要求如下：1、⽤三位数码管及⼀个LED发光⼆极管显⽰秒表计时，格式如下：开机时数码管显⽰000，LED灯灭；当计时超过59秒时，LED灯亮；计到1分59秒时，过⼀秒，LED灯灭，同时数码管重新计时显⽰。
计时最⼩单位为0.1秒。
2、具有如下功能键：开始/清零键：按第⼀下时计时开始，同时显⽰；按第⼆下，停⽌计时，恢复到初始状态；固定显⽰键：按第⼀下时，显⽰固定，但计时仍继续；再按下时，显⽰从新时间开始。
3、要求⾃制0.1秒信号源。
4、设计并制作本电路所⽤直流电源。
⼀、提⽰和参考⽂献直流稳压电源见参考资料P23《数字电⼦技术实验任务书》实验六陕西理⼯学院⽬录前⾔ (1)⼀．⽅案论证 (2)1.1⽅案1 (2)1.2⽅案2 (2)⽅案1、2的⽐较： (3)⼆、单元电路设计原理 (4)2.1 五伏电压源设计 (4)2.2 0.1s信号源设计： (5)2.3 显⽰电路： (6)2.4 计数电路 (8)2.5控制电路 (9)三、仿真调试及问题分析 (10)3.1仿真软件简介 (10)3.3信号发⽣器的仿真与问题分析 (12)3.4 计数显⽰部分的仿真与问题分析 (12)3.5 控制电路、译码、显⽰全图的仿真与问题分析 (13)四装调步骤和故障问题与调试改进 (14)五．⼩结 (14)六．参考⽂献 (15)附录1.元器件功能与管脚 (16)附录2.元器件清单 (20)附录3.总体电路图 (21)前⾔电⼦技术综合课程设计是针对模拟电⼦技术、数字逻辑电路及电路分析课程的要求，对学⽣进⾏综合性实践训练的实践学习环节，它包括选择课程、电⼦电路设计、制作、调试和编写总结报告等实践内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子技术
课程设计报告
设计名称数字式秒表
班级通信1012
同组同学丁玥1020119230
孙慧婷1020119231
张萌1020119232
董嫒琳1020119233 指导教师潘敬熙
2012 年6 月
数字电子技术
课程设计报告
一、课程设计目的
《数字电子技术基础》课程设计是继《数字电子技术基础》理论课之后电子信息类专业开出的重要实践教学环节。
它的任务是使学生能独立设计出比较复杂的实用数字电子线路。
并通过数字电子线路的设计、安装和调试，初步掌握数字电子线路单元电路的分析与设计方法。
巩固所学理论，提高动手能力、创新能力和综合设计能力。
为今后工作奠定坚实的基础。
二、课程设计要求
1、提出设计方案；要根据指导教师布置的课题，学会找参考书籍、查阅手册、图表和文献资料等。
通过独立思考，深入钻研有关问题，学会自己分析解决问题的方法。
2、通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，初步掌握简单实用电路的分析方法和工程设计方法。
3、学习电子设计自动化EDA（Electronic Design Automation）工具multisim 并设计电路图，功能仿真。
4、列出需要的器件清单及其参数，掌握电子线路的焊接技术，了解印制版的制作技术。
并进行线路调试。
5、掌握常用仪器设备的正确使用方法，学会简单电路的实验调试和整机指标测试方法，提高动手能力，能在教师指导下，完成课程任务。
按任务要求，设计电路，计算参数，选择元器件。
根据所设计的电路和所选择的元器件制板，焊接安装电路，并按照调试步骤进行调试。
逐步排除故障最终达到设计要求。
6、撰写设计报告，写出设计与制作的全过程，附上有关资料和图纸及心得体会了解与课题有关的电子线路以及元器件工程技术规范。
7、培养严肃认真的工作作风和科学态度。
通过课程设计实践，逐步建立正确的生产观念、工程观念和全局观点。
三、课程设计内容
数字式秒表
1、设计并制作符合要求的电子秒表；
2、秒表由6 位七段LED 显示器显示，其中两位显示“ min ”，四位显示“ s ”，其中显示分辨率为0.01s ；
3、计时最大值为99min59.99s ；
4、计时误差不得超过0.01s ；
5、具有清零、启动计时、暂停计时及继续计时等控制功能；
6、控制操作按键不得超过 2 个。
四、电路组成框图
秒表控制开关
分计数（100进制）
秒计数
（60进制）
毫秒计数
（100进制）
译码器
显示器
555
多谐振荡七段数码管
数字式秒表实际上是一个频率（100HZ）进行计数的计数电路。
由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。
所为数字式秒表，所以必须有一个数字显示。
按设计要求，须用七段数码管来做显示器。
题目要求最大记数值为99，59，99，那则需要六个数码管。
要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
控制电路：它是由两个74LS00集成与非门元件构成的基本R-S触发器，接在机械开关K的后面，防止开关K在打开和闭合时一些假信号窜入逻辑电路。
用来控制秒表的开始，暂停。
复位电路：作为清零复位用。
它是由电源，开关和一个电阻组成的电路。
0.1秒脉冲发生器电路：它由555集成定时器元件和外围的电阻和电容等元件构成的多谐振荡器。
调节滑动电阻的数值，可以改变脉冲发生器的输出频率。
计数器电路：从进位制来分，有二进制计数器，十进制计数器等多种形式。
在此采用的74LS160十位二进制计数器，即8421编码方式。
译码器电路：是将数码转换为一定的控制信号。
在此由74LS47集成元件构成，它能将十个二进制数码转换为输出端上的电平信号以控制显示器。
显示器电路：有辉光数码管和荧光数码管等多种显示电路。
此次设计中采用的是共阳极七段LED显示器。
五、元器件清单
六、各功能块电路图 1.计数器
74LS160的管脚图及功能表如下:
74LS160管脚图及功能表
74LS160为异步清零计数器，即RD 端输入低电平，不受CP 控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在RD 端无效时，
LD 端输入低电平，在时钟共同作用下，CP
上跳后计数器状态等于预置输入
DCBA ，即所谓“同步”预置功能（第二行）。
RD 和LD 都无效，ET 或EP 任意
1 V 0
2
3 LD ET Q Q Q Q CO RD LD ET EP CP D 3 D 2 D 1 D 0 Q 3 Q 2 Q 1 Q 0 0 × × × × × × × × 0 0 0 0 1 0 × × ↑ D C B A D C B A 1 1 0 × × × × × × 保 持 1 1 × 0 × × × × × 保 持 1 1 1 1 ↑ × × × × 计 数
74LS160功能表
一个为低电平，计数器处于保持功能，即输出状态不变。
只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3 Q2 Q1 Q0=1001时，RCO=1。
8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图：
本次试验中74160的级联图
2.译码器电路
译码器电路是将数码转换为一定的控制信号。
在此由7447集成元件构成，它能将一个二进制数码转换为输出端的电平信号以控制显示器。
下图为7447的管脚图：
LT’,RBI’接逻辑开关，D,C,B,A接8421码拨
开开关，a，b，c，d，e，f，g七段分别接显示
器对应的各段。
地线，电源线接好后，若线路无
误后，接通电源就开始.
3.七段数码管（LED）：
在这个部分我们用七段数码管（LED）来显示结果，七段数码管有七个发光段，即a.b.c.d.e.f.g，根据设计要求的需要，我们使用了四个无小数点显示和两个有小数点显示的数码管。
它们分别如图2-5-1和2-5-2。
本设计采用阳数码管与74LS47匹配，同时并入一个四输入内置译码器的7段数码管，以验证译码部分的功能（注：验证成功后，两种组合数码管可以只保留一个）。
在本次设计中，数码管与7447连接图
4、控制电路
控制电路
控制电路是由一个基本R-S触发器，机械开关，电阻以及5伏电源组成。
5、555定时器组成的多谐振荡器
该电路是由555定时器以及外围的电阻，电容组成的。
其中从555定时器构成的多谐振荡器OUT引脚出来的频率是100赫兹。
555定时器的参数：T=0.01s，f=100Hz =1/0.695(R1+ 2R2)C，
在图中R3+Rp=R1，R5=R2。
6、复位电路
复位电路
该复位电路由机械开关，电阻，以及电源组成。
输出线1接在74160的复位端。
当需要复位时，合上开关，从输出线1即可输出复位信号（即清零信号）。
七、仿真电路总图
在仿真软件上接通电源
1.合上复位电路的开关，是电路在工作之前先清零。
电子秒表处于复位状态。
2.当第一次按动开关K，产生第一个单脉冲作为基本RS触发器的时钟，使三状态控制电路的输出端Q1产生高电平，经与非门后，使0.01秒脉冲进入计数器计数，并译码、显示出来。
3.当第二次按动开关K，产生第二个单脉冲使三状态控制电路输出端Q1输出低电平Q2输出高电平，关闭与非门，使计数停止。
4.当需要复位清零时，按动复位电路的开关K。
电路即处于复位状态。
5.再按动控制电路开关K时，电子秒表又进入计数状态。