数字式秒表课程设计报告

2012 ~2013学年第 2 学期《数字电子技术》课程设计报告题目：数字式秒表专业：通信工程班级：11级通信二班姓名：涛、、文凯、芳琪王然、程洋洋、王国文、灿指导教师：王银花电气工程学院2013年6月04日1、任务书摘要关键词译码显示电路；R-S触发器；555定时器分频器在科技高度发展的今天，数字秒表在日常生活中是比较常见的电子产品，以其走时精确，使用方便，功用多而受广大用户所喜。

本设计所实现的数字式秒表是电子设计技术中最基本的设计实验之一。

该数字计数系统的逻辑结构较简单，是由控制电路，复位电路，0.01秒脉冲发生器，译码显示电路构成的。

其中控制电路是由基本R-S触发器以及电阻，开关组成的电路部分；复位电路是由机械开关，电阻，以及电源组成的电路部分；多谐振荡器是由555定时器以及其外围电路组成的电路分，它和分频器一起用来产生0.01秒的脉冲；译码显示电路由7448集成元件构成的电路部分；七段数码管电路由共阴极七段LED显示器，电阻和接地端组成的电路部分。

通过对各部分结构的了解，本实验从而设计出最大是为59.99秒的数字式秒表。

通过对实验了解到计数秒表的设计存在一些问题，但是这也充分说明了数字秒表还存在很大的提升空间，对计数精度可以进一步提高。

在设计实验中为了保证实验过程少走弯路，学会仿真是必要的，对本实验我们采用multism软件仿真，以便提高实验的正确性与可行性。

在平时的理论学习中遇到的问题都一一解决，加深了我对专业的了解，培养了我对学习的兴趣，为以后的学习打下了好的开端，我受益匪浅。

同时，让我明白：电子设计容不得纸上谈兵，只有自己动手实际操作才会有深刻理解，才会有收获。

目录第一章方案讨论 (1)1．1技术要求 (1)1.2方案论证与选择 (1)第二章电路设计 (2)2.1控制电路 (2)2.2 0.01秒脉冲发生电路 (2)2.3复位电路 (6)第三章实验芯片 (7)3.1计数器 (7)3.2译码器电路 (8)3.3七段数码管（LED） (9)第四章结论 (12)第五章参考文献 (12)第六章心得体会 (13)七、答辩记录及评分表 (14)附录 (15)第一章方案讨论1．1技术要求1.秒表最大计时值为59.99秒；2. 7位数码管显示，分辨率为0.01秒；3 .具有清零，启动计时，暂停及继续计数等控制功能；4.控制操作间不超过二个。

1.2方案论证与选择1. 数字式秒表，就需要显示数字。

根据设计要求，要用数码管来做显示器。

题目要求最大记数值为59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。

要求计数分辨率为0.0 1秒，那么我们需要相应频率的信号发生器。

选择信号发生器时，有两种方案：一种是用晶体振荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。

秒表核心部分——计数器，此次选择74LS160计数器。

它具有同步置数和异步清零功能。

主要是利用它可以十分频的功能。

计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。

频率较高时可采用分频电路。

在选择译码器的时候，有多种选择，如74LS47，74LS48等4-7线译码器。

如果选择7447，则用来驱动共阳极数码管；如果选择7448，则用来驱动共阴极数码管。

在选择数码显示管时，可以利用四个数码管；也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分钟的两位。

本次设计中选择前一种方法。

第二章电路设计2.1控制电路图1-1 控制电路控制电路是由一个基本R-S触发器，机械开关，电阻以及5伏电源组成。

主要实现秒表的停止和开始计数功能。

开始，停止功能可以只用一个机械开关实现，之所以用此电路代替机械开关，是因为利用此电路的锁存功能，防止开关K在打开和闭合时一些假信号串入逻辑电路，影响秒表正确计数显示。

2.2 0.01秒脉冲发生电路555定时器集成555定时器有双极性型和CMOS型两种产品。

一般双极性型产品型号的最后三位数都是555，图1-2双极性型5G555的主要性能参数参数名称符号单位参数电源电压V CC V 5~16 电源电流I CC mA 10阈值电压V TH V 32V CC 触发电压V TR V 31V CC输出低电平V OL V 1 输出高电平V OH V 13.3 最大输出电流I OMAX mA ≤200 最高振荡频率f MAX KHz ≤300时间误差△t nS ≤5①V TH即V i1 ,V TR即V i2。

图1-3 CMOS型7555的主要性能参数参数名称符号单位参数电源电压V CC V 3~18 电源电流I CCμA 60 阈值电压V TH V 32V DD触发电压V TR V 31V DD 输出低电平V V 0.1 输出高电平V V 14.8 最大输出电流I OMAX mA ≤200 最高振荡频率f MAX KHz ≥500 时间误差△t nSCMOS 型产品型号的最后四位数都是7555.它们的逻辑功能和外部引线排列完全相同。

器件电源电压推荐为4．5～12V ，最大输出电流200mA 以，并能与TTL 、CMOS 逻辑电平相兼容。

其555定时器的部电路框图及逻辑符号和管脚排列分别如图所示。

引脚功能：V i1（TH ）：高电平触发端，简称高触发端，又称阈值端，标志为TH 。

V i2（TR ）：低电平触发端，简称低触发端，标志为TR 。

V CO ：控制电压端。

V O ：输出端。

Dis ：放电端。

Rd ：复位端。

两定时器含一个由三个阻值相同的电阻R 组成的分压网络，产生31V CC 和32V CC 两个基准电个电压比较器C 1、C 2；一个由与非门G 1、G 2组成的基本RS 触发器（低电平触发）；放电三极管T 和输出反相缓冲器G 3。

Rd 是复位端，低电平有效。

复位后, 基本RS 触发器的Q 端为1（高电平），经反相缓冲器后，输出为0（低电平）。

分析图1的电路：在555定时器的V CC 端和地之间加上电压，并让V CO 悬空，则比较器C 1的同相输入端接参考电压32V CC ，比较器C 2反相输入端接参考电压31V CC ，为了学习方便，我们规定：当TH 端的电压>32V CC 时，写为V TH =1，当TH 端的电压<32V CC 时，写为V TH =0。

当TR 端的电压>31V CC 时，写为V TR =1，当TR 端的电压<31V CC 时，写为V TR =0。

① 低触发：当输入电压V i2<31V CC 且V i1<32V CC 时，V TR =0，V TH =0，比较器C 2输出为低电平，C 1输出为高电平，基本RS 触发器的输入端S =0、R =1，使Q ＝1，Q ＝0，经输出反相缓冲器后，V O ＝1，T 截止。

这时称555定时器“低触发”；② 保持：若V i2>31V CC 且V i1<32V CC ，则V TR =1，V TH =0，S =R =1，基本RS 触发器保持，V O 和T 状态不变，这时称555定时器“保持”。

③ 高触发：若V i1>32V CC ，则V TH =1，比较器C 1输出为低电平，无论C 2输出何种电平，基本RS 触发器因R =0，使Q ＝1，经输出反相缓冲器后，V O ＝0；T 导通。

这时称555定时器“高触发”。

555定时器的“低触发”、“高触发”和“保持”三种基本状态和进入状态的条件（即V TH 、V TR 的“0”、“1”）必须牢牢掌握。

.(a) 555的逻辑符号(b) 555的引脚排列图1-5 555定时器逻辑符号和引脚图1-4 555定时器内部结构Vi1(TH)Vi2Vco..V CO为控制电压端，在V CO端加入电压，可改变两比较器C1、C2的参考电压。

正常工作时，要在V CO和地之间接0．01μF（电容量标记为103）电容。

放电管T l的输出端Dis为集电极开路输出。

本设计中所用的电路为NE555。

555定时器控制功能表输入输出TH TR dR V ODis×<32VCC<32VCC>32VCC×<31VCC>31VCC×LHHHLH不变L导通截止不变导通图1-7 555组成的占空比可调的多谐振荡器图1-8工作波形图1-9 0.01秒脉冲发生电路图1-10 仿真电路图555组成的多谐振荡器可以用作各种时钟脉冲发生器，图（a）为脉冲频率可调的矩形脉冲发生器，调节Rp可得到任意频率的脉冲信号，由于电容C充放电回路的时间常数不等，所以（a）输出波形为矩形脉冲，矩形脉冲的占空比随频率变化而变化。

该电路是由555定时器以及外围的电阻，电容组成的。

其中从555定时器构成的多谐振荡器OUT引脚出来的频率是1000HZ，经过72LS160十分频后得100HZ。

555定时器的参数：T=0.01s，f=100Hz =1/0.695(R1+ 2R2)C在图中R3+Rp=R1，R5=R2经过计算并实际调整，方案为R2=2千欧，R1=5.1千欧，R3=10千欧，c=100微法。

在实践中，如果用示波器观察到频率不正确，可调整Rp来改变频率，减小误差。

2.3复位电路图1-11 复位电路该复位电路由机械开关，电阻，以及电源组成。

输出线1接在74160的复位端。

当需要复位时，合上开关至0端，从输出线1即可输出复位信号（即清零信号），复位电路的基本功能是：提供复位信号，直至系统电源稳定后，撤销复位信号。

为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防开关分-合过程中引起的抖动而影响复位。

另外复位电路主要完成清零功能.2.4译码显示电路图 1-12显示电路图中从下往上依次是6个计数器74LS1600，4线-7线译码器/驱动器74LS47，共阴数码管。

第三章实验芯片3.1计数器74LS160的管脚图及功能表如下:图1-13 为74LS160管脚图及功能表74LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。

74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。

RD和LD都无效，ET或EP任意一个为低电平，计数器处于保持功能，即输出状态不变。

只有四个控制输入都为高电平，计数器（161）实现模10加法计数，Q3Q2 Q1Q=1001时，RCO=1。

8421码加权计数器：，QD、QC、QB、QA输出见计数器工作波形图：图1-14 计数器工作波形图1 2 3 4 6 7 89101112131474LS160V1516LDQQQQRD LD ET EP CP D3 D2 D1D0Q3Q2 Q1 Q00 ××××××××0 0 0 01 0 ××↑ D C B A D C B A1 1 0 ××××××保持1 1 ×0 ×××××保持1 1 1 1 ↑××××计数74LS160功能表图1-15 74160的级联图3.2译码器电路译码器电路是将数码转换为一定的控制信号。