数字电子技术基础(第四版) 第5章 触发器

空翻——在一个时钟脉冲作用下，F-F的 状态发生了两次或两次以上的变化。
例1
例2 同步JK触发器，初态Q=0
状态不定 空翻
6.3 时钟触发器的触发方式
36
37
一、同步式触发器 二、维持阻塞式D触发器
38
触发器初始状态为“0”，试根据数据端 状态画出输出端波形。
39
异步输入端：RD’、SD’。 异步输入端： 在这些端口上，信号的输 入 不受CLK信号的控制。
Q* 0,Q* ' 1 时，
8
由此，得出F-F基本性质之二：
在适当的触发脉冲作用下，F-F可以从 一个稳定状态转换到另一个稳定状态。 归纳： ①F-F有两个稳态（“0”状态或“1”状态） ②两个稳态在一定的条件下可以相互转换。
9
4.S ' ,R '
19
3. 激励表（适用于时序逻辑电路的设计） 特性表
S R Q Q*
0 0 1 1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 0 1 1 1 0 0
1
1
1
1
0
1
1*
1*
20
4. 状态图
21
二、同步D触发器（D型锁存器）
逻辑符号 逻辑图
22
1. 功能表
2. 特性方程
Q* D
23
Q ——表示F-F的现在状态，即CP作用前的状态。 Q*——表示F-F的下一个状态，即CP作用后的状态。
18
2. 特性方程
0 0 1
特性表
S R Q Q*
0 0 0 0 1 0 0 1 1
1
0 0 1 1
0
1 1 1 1
1
0 1 0 1
1
0 0 1* 1*
Q* S R ' Q RS 0 ——约束条件
主触发器被封锁，保持QM不变；从触发器向主触发器 看齐，取与主触发器一致的状态。
Q* QM
46
主从JK触发器的一次性变化问题： 主从触发器抗干扰能力强，在一个CLK的变化周期里 触发器输出端的状态只可能改变一次。
即：若触发器J、K输入端在一个CLK脉冲内状态发 生改变，触发器只接受第一次变化的信号，之后持续 不变。 主从D触发器不存在这个问题
工作不正常。
10
三、F-F的功能表
11
例1： 设初始状态为“0”，试根据S’、R’的波 形，画出Q、Q’的波形。
12
例2： 设初始状态为“1”，试根据S’、R’的波 形，画出Q、Q’的波形。
13
6.2 时钟触发器的逻辑功能
14
触发器（F-F） 的分类
基本F-F——无CP输入端
带CP的F-F——有CP输入端
3. 激励表
4. 状态图
24
三、同步JK触发器
逻辑符号 逻辑图
25
1. 功能表
2. 特性方程
Q* JQ ' K ' Q
26
3. 激励表
4. 状态图
27
四、同步T触发器
逻辑符号 逻辑图
28
1. 功能表
2. 特性方程 (由JK F-F特性得到)
Q* TQ' T 'Q
29
3. 激励表
47
例1：已知CP、R、S的波形，初态为“0”，试画 出主从JK触发器Q的波形。
48
例2：已知主从D触发器的初态为“0”，试画出 QM、Q的波形。
49
50
① 主触发器工作，从触发器封锁，接受输入信号。
② 从触发器工作，主触发器封锁。
作图时，一般要求先画主触发器的波形，再 画从触发器波形。
51
41
例2： 一个下降沿触发的JK触发器，设初始状态 为“0”，已知CP、J、K的波形，画出Q的波形。
42
四、主从触发器
1、主从RS触发器
43
1. 主从 SR 触发器 ( 1 )clk 1时，“主”按 S , R翻转，“从”保持 ( 2 )clk下降沿到达时，“主” 保持， “从”根据“主”的状 态翻转 所以每个 clk周期，输出状态只可能 改变一次
Q =0 Q’ = 1
F-F处于“1”状态
F-F处于“0”状态
2. 两个输入端——S’、R’
S’——置位端（置1端）
R’——复位端（置0端）
4
二、基本F-F的工作原理
1.S ' R ' 1
（高电平为3.6V）
其中Q表示现态，而Q*表示次态， 即输入信号作用下的下一个状态
①设 Q=1，Q’=0 ②设 Q=0，Q’=1
CP（CLK）——时钟脉冲
15
同步式——高电平触发 触发方式 带CP的 F-F的 分类 维持阻塞式——上升沿触发 边沿触发式——上升（下降）沿触发 主从触发式——主从触发
逻辑功能
RS触发器 D触发器 JK触发器
T触发器 T’触发器
一、同步RS触发器
逻辑图
逻辑符号
17
1. 功能表（适用于时序逻辑电路的分析）P237
第五章 触发器

学习要点 理解触发器的概念及各触发器的工作原理。 理解触发器逻辑功能各种描述方法。 掌握各种触发器的逻辑功能。 了解不同逻辑功能触发器之间的转换。
1
6.1 基本触发器
2
一、基本F-F的组成
置位端 复位端 （置1端） （置0端）
3
1. 两个输出端——Q、Q’
Q =1 Q’ = 0
4. 状态图
30
五、同步T’触发器（可做二分频电路）
逻辑符号 逻辑图
31
1. 功能表
3. 状态图
2. 特性方程 (由T F-F
六、同步时钟触发器的空翻问题
从输入端来看 RS、JK——双端控制F-F
D、T、T’——单端控制F-F
RS、D——控制型F-F
从反馈角度看 JK、T、T’——反馈型F-F
6
2.R ' 1,S '
（低电平为0.3V）
①设 Q=1，Q’=0
②设 Q=0，Q’=1
结论： R ' 1,S '
Q* 1,Q* ' 0 时，
7
3.S ' 1,R '
①设 Q=1，Q’=0 ②设 Q=0，Q’=1
结论： S ' 1,R '
RD’——异步置0端（强迫置0端） SD’ ——异步置1端（强迫置1端） RD’ =0，SD’=1 ——Q*=0 强迫置0（复位） RD’ =1，SD’=0 ——Q*=1 强迫置1（置位）
40
三、边沿触发器
例1： 一个下降沿触发的RS触发器，设初始状态 为“0”，已知CP、R、S的波形，画出Q的波形。
Q* Q,Q* ' Q ' 结论： S ' R ' 1 时，
5
由此，得出F-F基本性质之一：
触发器具有两个稳定状态：
① “1”状态，Q=1，Q’=0 ② “0”状态，Q=0，Q’=1
说明：
如果原来处于“1”状态，在一定条件下，可以 长久的维持“1 ”状态不变。
如果原来处于“0”状态，在一定条件下，可以 长久的维持“0 ”状态不变。
CLK S R Q Q *
X X
0 0 1 1 0 0 1 1
X X
0 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1
Qn
0 1 1 1 0 0 1* 1*
44
2、主从JK触发器
45
主从触发器分两拍工作：
（1）CLK=1 主触发器随输入状态翻转，而从触发器保持状态不变。 （2）CLK=0（ 下降沿 ）