实验2_验证性实验——MSI逻辑功能测试_实验报告
实验二 利用MSI设计组合逻辑电路实验报告
实验二利用 MSI 设计组合逻辑电路实验报告一、实验目的1. 熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法 2. 掌握用 MSI 设计的组合逻辑电路的方法二、实验预习1.数据分配器 proteus 仿真图示波器上依次显示的是 F0 F1 F2 F3 F4 F5 F6 F7 的波形 真值表： A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 FN = NotD C F0 0 NotD 1 1 0 1 1 1 0 1 1 1 0 1 1 1 N = (ABC)2 F1 1 NotD 1 1 1 1 1 1 F2 1 1 NotD 1 1 1 1 1 F3 1 1 1 NotD 1 1 1 1 F4 1 1 1 1 NotD 1 1 1 F5 1 1 1 1 1 NotD 1 1 F6 1 1 1 1 1 1 NotD 1 F7 1 1 1 1 1 1 1 NotD2.LU 逻辑单元 proteus 仿真图通过示波器观察 Q0 Q1 Q2 Q3 和 Y 的波形 真值表： S1 S1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S0 S0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y A A*B 0 A+B 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 1 1 0 1 1 1 0 1 1 0 1 1 0 01 10 1A 异或 B NotA3.AU 算术单元设计真值表如下： S 0 0 0 0 1 1 1 1A 0 0 1 1 0 0 1 1B 0 1 0 1 0 1 0 1输出 Y 0 1 1 0 0 1 1 0进/借位 Cn 0 0 0 1 0 1 0 0卡诺图化简如下：根据卡诺图化简所得， 在 Proteus 上进行仿真模拟① 利用卡诺图化简后只使用门电路实现：② 使用 74LS138 实现：③ 使用 74LS151 实现：4.ALU 算术逻辑单元S2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1S1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0S0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1Y 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0Cn10100000 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 01 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 真值表如上 S2、S1、S0 为 0 0 0 时 Y=AB S2、S1、S0 为 0 0 1 时 Y=A+B S2、S1、S0 为 0 1 0 时 Y=NotA S2、S1、S0 为 0 1 1 时 Y=NotB S2、S1、S0 为 1 0 0 时 Y=A⊕B S2、S1、S0 为 1 1 1 时 Y=0 当 S2、S1、S0 分别为 101 和 110 时，利用卡诺图化简如下： S2、S1、S0 为 101 时：S2、S1、S0 为 110 时：根据真值表和卡诺图，在 proteus 上进行仿真模拟如下：S2、S1、S0 的控制，通过此处的导线接法改变来控制三、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能 而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数四、实验内容1.数据分配器：波形图如下： （从上到下依次为 clock、 C、B、A、F0、F1、F2、F3、F4、 F5、F6、F7 的波形)clock C B A F0 F1 F2 F3 F4 F5 F6 F7此时 A B C 为 0 0 0 F0 = 0 此时 A B C 为 0 0 1 F1 = 0 .。
实验二 利用MSI设计组合逻辑电路
实验二利用MSI设计组合逻辑电路刘予歆一、实验目的1、编码器的原理理解，数据选择器的分析2、掌握MSI设计的组合逻辑电路的方法3、设计一个数据分配器4、设计一个简单的AU二、我要用的仪器：数电实验箱、数字万用表、示波器74LS00 74LS197 74LS138 74LS151三、实验原理1、数据分配器：74LS138：如图1：S0，S1，S2是地址指示输入端，用三个端口表示8个地址的数据分配。
G1是数据输入端，G1的脉冲输入信息传递到根据S0，S1，S2的指示的地址；而D0~D7端口则是数据分配后的输出，否G2A和否G2B是使能端，当两者的输入电频同时为低是使芯片工作，否则D端的输出总是高电平。
2、数据分配器：74LS151：如图2：S0，S1，S2是地址指示输入端，而D0~D7是数据输入端，根据S0，S1，S2的指示来将数据从Z端输出，而否Z端输出Z数据的反码（本实验在、暂时不用），而否E端接入低电频，使芯片工作。
四、实验内容实验一：模拟数据分配器的使用关于相关的实验一：用74LS197模拟数据输入，其中包括S0，S1，S2指示的数据分配和一个数据读入端，用示波器检测D0~D7每个输出波形，而它的真值表如表一。
实验电路如下：经过示波器检测，如图4，在波形图中，D0接入10KHZ的方波脉冲，作为clock, 而D1，D2，D3是地址输入的波形，D7~D14记录了138数据分配器的地址输出波形。
经过图4分析，经过S0，S1，S2地址调控，对应端口是G1数据输入的反码，为了图4区别无关地址输出端口的高电平，本实验G1的输入总是1，使得对应的数据分配地址输出是低电位的，在图4的波形中，我们可以从波形X 得到地址分配，从而在对应的波形X 中观察到低电位。
实验二：设计一个LU——数据选择器的应用：如表二，这是本次试验的目标，S2S1用来控制逻辑功能的选择，而Y=f(A, B), 如表三是S1，S0，A，B，Yi的真值表，对应的写出了杨树表达式。
02实验二--MSI译码器、数选器和全加器及其应用解析
低位全加器进位输出
高位全加器进位输入
如图：用全加器实现4位二进 制数相加。
〔2〕超前进位加法器
进位位直接由加数、被加数和最低位进位位CI0形成。
加法器的规律符号:
加数 被加数 低位进位
进位 和
芯片引脚图P309 返回
应用
N位加法运算、代码转换、减法器、十进制加法 例1. 试用四位加法器实现8421BCD码至余3BCD码的转换。
解：余3码比8421码多3，因此：
A3-A0：8421码
B3-B0 ：0011〔3〕
CI0 ：0
返回
三、试验仪器及器材
仪器：
数字规律电路试验箱
存储式数字示波器
函数发生器
器材：
74LS138 三八译码器〔P308〕
1个
74LS151 八选一数选器〔P308〕 1个
74LS283 四位二进制全加器〔P309〕 1个
低位来的进位
相加
和 高位进位
全加器真值表
输入
Ai Bi Ci 000 001 010 011 100 101 110 111
输出
Si Ci+1 00 10 10 01 10 01 01 11
全加器规律符号
〔一〕加法器的功能与分类
功能：实现N位二进制数相加
按实现方法分类：串行进位加法器、超前进位加法器
返回
3、全加器规律功能测试
试验二 MSI译码器、数选器和全加 器及其应用
一、试验目的
1、把握MSI译码器和数选器的规律功能 和使用方法。
2 、生疏MSI译码器、数选器的应用。 3、学习全加器、半加器的灵敏应用.
二、试验原理 1、译码器 译码器 概念
msi组合逻辑电路的设计实验报告
msi组合逻辑电路的设计实验报告MSI组合逻辑电路的设计实验报告引言：在现代电子技术中，组合逻辑电路被广泛应用于各种数字系统中，如计算机、通信设备等。
MSI（Medium Scale Integration）组合逻辑电路是一种集成度适中的电路，具有较高的可靠性和性能。
本实验旨在通过设计和实现MSI组合逻辑电路，加深对数字电路设计原理的理解，并掌握实际电路的搭建和测试技巧。
实验目的：1. 理解MSI组合逻辑电路的基本原理和设计方法；2. 学会使用逻辑门、多路选择器、译码器等基本元件进行电路设计；3. 掌握数字电路的搭建和测试技巧；4. 分析电路的功能和性能，并提出改进方案。
实验内容：本实验分为两个部分，分别是设计一个4位全加器和一个4位比较器。
1. 4位全加器设计：全加器是一种常见的组合逻辑电路，用于实现两个二进制数的加法运算。
通过使用逻辑门和多路选择器，可以设计一个4位全加器电路。
首先，根据全加器的真值表，使用逻辑门设计出每一位的和与进位输出。
然后，使用多路选择器将每一位的进位输出与前一位的进位输入相连接，形成级联的全加器电路。
接下来，根据设计的电路原理图，使用数字电路实验箱搭建电路，并连接输入输出信号。
对电路进行测试，验证其功能和性能。
2. 4位比较器设计：比较器是一种用于比较两个二进制数大小的组合逻辑电路。
通过使用译码器和逻辑门，可以设计一个4位比较器电路。
首先，根据比较器的真值表，使用译码器将两个4位二进制数进行解码，得到各位的比较结果。
然后，使用逻辑门将各位的比较结果进行逻辑运算，得到最终的比较结果。
接下来，根据设计的电路原理图，使用数字电路实验箱搭建电路，并连接输入输出信号。
对电路进行测试，验证其功能和性能。
实验结果与分析：通过实验，我们成功设计并实现了4位全加器和4位比较器电路。
经过测试，电路在各种输入情况下均能正常工作，输出结果与预期一致。
然而，我们也发现了一些问题。
首先，电路的延迟时间较长，导致输出信号的响应稍有延迟。
msi组合逻辑电路的设计实验报告
msi组合逻辑电路的设计实验报告Title: Design Experiment Report of MSI Combinational Logic CircuitIntroductionIn the field of digital electronics, MSI (Medium Scale Integration) combinational logic circuits play a crucial role in performing various logical operations. These circuits are designed using basic logic gates such as AND, OR, and NOT gates to create complex logical functions. In this experiment, we aimed to design and implement an MSI combinational logic circuit using basic logic gates and analyze its functionality.Design and ImplementationThe first step in the experiment was to identify the logical function that the MSI combinational logic circuit needed to perform. Based on the given requirements, we selected the appropriate combination of basic logic gates to implement the desired function. The circuit was then designed using a combination of AND, OR, and NOT gates to achieve the desired logical operation.Once the circuit design was finalized, the next step was to implement it on a breadboard using standard logic ICs. The connections were carefully made according to the circuit diagram, and the inputs and outputs were verified to ensure proper functionality. The circuit was then powered up, and the inputs were varied to observe the corresponding outputs.Analysis and ResultsUpon testing the MSI combinational logic circuit, we observed that it accuratelyperformed the desired logical function. The inputs were processed through the circuit, and the outputs were generated as expected based on the logic gates' configuration. The circuit demonstrated the principles of Boolean algebra and logic gates in action, showcasing the power of digital logic in processing binary information.Furthermore, the experiment allowed us to gain insights into the behavior of MSI combinational logic circuits and their applications in digital systems. We also learned about the importance of proper circuit design and implementation techniques to ensure reliable operation.ConclusionIn conclusion, the design and implementation of an MSI combinational logic circuit proved to be a valuable learning experience in the field of digital electronics. The experiment provided hands-on experience in creating complex logical functions using basic logic gates and understanding the principles of digital logic design. The successful operation of the circuit demonstrated the practical application of MSI combinational logic circuits in real-world digital systems. Overall, the experiment enhanced our understanding of digital logic and its significance in modern technology.。
MSI组合电路逻辑功能测试
实验五MSI组合电路逻辑功能测试一、实验目的1 .会正确测试全加器、编码器、译码器、数据选择器等组合逻辑功能模块的逻辑功能，并能正确描述。
2•了解组合逻辑功能模块的工作特点。
二、实验仪器与器材1. XST-5B数字电路实验装置、实验模板2. 集成电路74LS148 74LS138 74LS151 等。
3. 导线若干、+5V电源三、预习要求预习半加器、全加器、编码器、译码器、数据选择器、数值比较器的逻辑功能。
四、实验原理中规模的器件，如译码器、数据选择器等，它们本身是为实现某种逻辑功能而设计的，但由于它们的一些特点，我们也可以用它们来实现任意逻辑函数。
1 .全加器全加器--考虑低位进位数的两个一位二进制数的加法运算逻辑电路。
二进制全加器的输入有加数Ai ,被加数Bi ,来自低位的进位数Ci-1 ;输出也有两个，分别是和数Si和进位数Ci。
表5-1是全加器的真值表，其中A, B表示两个加数，C~表示来自低位的进位，S, C表示相加后得到的和及进位。
S = A㊉B j㊉G =（表5-1全加器真值表2. 编码器编码器是一种常用的组合逻辑电路，用于实现编码操作。
编码操作就是将具体的事物或状态表示成所需代码的过程。
按照所需编码的不同特点和要求，编码器主要分成二类：普通编码器和优先编码器。
普通编码器：电路结构简单，一般用于产生二进制编码。
包括：a. 二进制编码器：如用门电路构成的4 —2线，8 —3线编码器等。
b. 二一^进制编码器：将十进制的0〜9编成BCD码，优先编码器：当有一个以上的输入端同时输入信号时，普通编码器的输出编码会造成混乱。
为解决这一问题，需采用优先编码器。
如8线一3线集成二进制优先编码器74LS148 10线一4线集成BCD码优先编码器74LS147等。
厶 A h A A h土亓ST I-61X X X X X X X X111110111111111111000X X X X X X X000Q1010X X X X X X001010110X X X X X010Q101110X X X X01101011110X X X100010111110X X1Q10101111110X1100101111111011101表5-2 8线3线编码器功能表3. 译码器译码器是一个多输入、多输出的组合逻辑电路。
msi组合功能件的应用实验原理
MSI组合功能件的应用实验原理介绍MSI（Medium-Scale Integration）是一种中等规模集成电路，一般包含多个逻辑门组合而成的功能件。
在本文中，我们将讨论MSI组合功能件的应用实验原理。
实验目的本实验旨在帮助学生了解和理解MSI组合功能件的工作原理，并通过实际操作学习如何使用MSI组合功能件来解决实际问题。
实验材料•实验板•MSI组合功能件（如：多路选择器、译码器等）•连接线•电源实验步骤1.准备实验材料和设备。
2.将实验板连接到电源。
3.根据实验需求，选择合适的MSI组合功能件，并将其连接到实验板上。
4.根据实验要求，在实验板上插入适当的连接线。
5.开始实验。
–根据实际问题，设置输入信号和连接线。
–使用适当的MSI组合功能件进行逻辑运算。
–观察输出结果，并进行实验记录。
–分析结果并得出结论。
6.关闭电源，整理实验材料和设备。
实验注意事项•在操作实验板和连接线时，务必小心谨慎，避免电路短路或其他安全问题的发生。
•根据实验要求，选择适当的MSI组合功能件，确保实验的准确性和有效性。
•在实验过程中，应注意观察和记录实验结果，并根据结果进行结论。
实验案例以下是一个实验案例，以进一步说明MSI组合功能件的应用原理。
问题：假设有一台控制系统，输入信号为A、B、C和D，输出信号为X。
根据以下逻辑表达式来设计一个控制电路，当A为1且B为0时，输出信号X为1，否则输出为0：X = A’BC’D + AB’CD + ABC’D + ABCD。
解决方案： 1. 根据逻辑表达式，我们可以使用多路选择器MSI组合功能件来实现控制电路。
2. 设计时，我们需要设置四个输入信号（A、B、C和D）和一个输出信号（X）。
3. 根据逻辑表达式，可以将A’BC’D、AB’CD、ABC’D和ABCD作为输入信号的组合，将其分别连接到多路选择器的不同输入口。
4. 设将控制线连接到多路选择器的控制引脚上，并根据逻辑表达式设置控制线的值，以实现所需的逻辑运算。
msi设计的组合逻辑电路实验报告
msi设计的组合逻辑电路实验报告
实验目的：
1.了解组合逻辑电路器件的基本结构和功能原理；
2.掌握MSI设计器件的使用方法和时序分析原理；
3.通过实验操作，深入了解门电路和计数器等组合逻辑电路的工作原理，加深对数字逻辑的理解。
实验仪器：
1、MTX-15综合实验训练平台
2、器件：74LS08、74LS74、74LS161
实验步骤：
2、按照实验要求使用开关控制输入端和观察输出端，对器件进行测试
3、记录测试结果，完成实验报告
实验结果：
1.测试74LS08门电路
对74LS08门电路进行测试，连接输入端和输出端，使用开关控制输入信号，测量输出端信号的变化。
输入端1：1，输入端2：0
输出端：0
由测试结果可知，当输入端1和输入端2都为1时，门电路的输出为1，否则输出为0。
2.测试74LS74触发器
由测试结果可知，当时钟信号为1时，触发器会将输入端的数据存储在内部，并将状态输出端设置为相反状态，当时钟信号为0时，触发器将保持存储的数据不变，并保持状态输出端不变。
3.测试74LS161计数器
复位信号：1
数据输出端：0000，状态输出端：1
通过对74LS08门电路、74LS74触发器、74LS161计数器的实验测试，我们了解了它们的结构和基本功能原理。
组合逻辑电路采用逻辑门和触发器等基本逻辑器件组合而成，能够执行特定的逻辑运算和控制任务，我们需要根据实际的应用需求，选择合适的组合逻辑电路进行设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 1 1 0 0 0 0 0 0 锁
0 1 0 0 0 0 0 0 0 存
0 1 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 消隐 消隐 消隐 消隐 消隐 消隐 锁存
LED 数码管是目前最常用的数字显示器，图 3-5(a)、(b)为共阴管和共阳管的电路。共阴管即所 有的发光二极管的“-”极连在一起 M M g f a b a b c d e f g h 引出 M 脚接地，其它各脚必须接高 g f a b + 电平二极管才能发亮； 共阳管刚好相 a a 反。 (c)为两种不同出线形式的引出脚 f f g b g b 功能图。 其中共阴管本电路采用的型 e e c c (a)共阴连接 M 号 为 5011 ，共阳管采 用的型 号为 d h d h 5012。 + a b c d e f g h 一个 LED 数码管可用来显示一 e d - ch e d + ch M M M 位 0 ～ 9 十进制数和一个小数点。小 c c 5011 5012 型数码管(0.5 寸和 0.36 寸)每段发光 (b)共阳连接 (c)符号及引脚功能 二极管的正向压降，随显示光 (通常 图 3-5 LED 数码管 为红、绿、黄、橙色 )的颜色不同略 有差别，通常约为 2～2.5V，每个发光极管的点亮电流在 5～10mA。LED 数码管要显示 BCD 码所 表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动 能力。 b．BCD 码七段译码驱动器 此类译码器型号有 74LS47( 共阳 ) ， 74LS48( 共 阴 ) 、 16 15 14 13 12 11 10 9 CD4511(共阴)等， 本实验系采用 CD4511 BCD 码锁存 VDD f g a b c d e /七段译码/ 驱动器。驱动共阴极 LED 数码管。图 3-6 所示为 CD4511 引脚 CD4511 排列。其中 B C LT BI LE D A VSS 1 2 3 4 5 6 7 8 A、B、C、D—BCD 码输入端 a、b、c、d、e、f、g —译码输出端，输出“l” 有效， 用来驱 图 3-6 CD4511 引脚排列 动共阴极 LED 数码管。
器 验时，只 的相应输 码管可接
将实验装置上的“编码器”某组拨码开关的输出 D、C、B、A 分别接至“译码显示”部分的 D、 C、B、A，接上+5V 电源，然后按功能表 3-2 输入的要求揿动四个数码的增减键(“+”与“-”键)， 观测“编码器”拨码盘上的数字与 LED 数码管显示的对应数字是否一致，若正常则“译码显示” 部分工作状态正常。 2．74LS138 译码器逻辑功能的测试 将译码器使能端 S1、 S2 、 S3 及地址端 A2、A1、A0 分别接至“逻辑电平产生电路”的输出口， 八个输出端 Y7 ~ Y0 依次连接在“逻辑电平显示电路”的八个输入口上，拨动“逻辑电平产生电路” 的开关，按表 3-1 逐项测试 74LS138 的逻辑功能，并把结果填写在“实验原始数据记录”步骤 1 的 表 1 中。 3．用 74LS138 构成时序脉冲分配器 实验要求为：由 74LS138 组成的分配器输出端 Y7 ~ Y0 的信号与 CP 输入信号同相。 参照图 3-2 及其实验原理，令时钟脉冲 CP 的频率约为 10kHz。令分配器的地址端 A2、A1、A0 为某一值（地址值自定） ，用示波器观察和记录与地址相对应的某一YX 端的输出波形，注意输出 波形与 CP 输入波形之间的相位关系。
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
由上式可接成如图 3-3 所示电 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 使能端能还可以方便地将两个 3/8 译 Y Y Y Y Y Y Y Y 成一个 4/16 译码器，如图 3-4 所示。 0 1 2 3 4 5 6 7 74LS138(1) 2．数码显示译码器 S1 S2 S3 A0 A1 A2 a ．七段发光二极管 (LED) 数码
图 3-3 实现逻辑函数图
一．实验目的 1．掌握中规模(MSI)集成译码器的逻辑功能和使用方法； 2．验证 3—8 线译码器和七段显示译码器的逻辑功能； 3．掌握数码管与译码器配合使用的方法； 。 二．实验原理 译码器的作用是进行代码间的“翻译” ，将具有特定含义的二进制码进行辨别，并转换成控制信 号。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 l．变量译码器(又称二进制译码器)，用以表示输入变量的状态，如 2 线—4 线、3 线—8 线和 4 线—16 线译码器。若有 n 个输入变量，则有 2n 个不同的组合状态，就有 2n 个输出端供其使用。例如， 有 3 个输入变量(或称为地址端)， 那么就可以有 23=8 个不同的地址组合， 分别为 000、 001、 010、 011、 100、101、110、111，可以控制 8 个输出端，而每一个输出所代表的函数对应于 n 个输入变量的最小 项。
2012 年
姓名 学号 成绩 指导 老师
月
日
当 S1=1，¯ S2+¯ S3=0 时，74LS138 工作，地址码所指定的输出端输出 0(被选中)，其它输出端均输 出 1(未被选中)。当 S1=0；¯ S2+¯ S3=×（注： “×”即不论是什么逻辑值的意思。 ） ；或 S1=×，¯ S2+¯ S3=1 时， 译码器被禁止，所有输出同时为 l。 74LS138 译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据 信息，器件就成为一个多路分配器，如图 3-2 所示。若令¯ S2=¯ S3=0，在 S1 端输入数据，地址码所对应 的输出端输出 S1 数据的反码；若令 S1=1、¯ S3=0，从¯ S2 端输入数据，地址码所对应的输出端就是 S2 端
现在要用 74LS138 实现如下式所示的逻辑函数
Z C B A C B A C B A CBA
先通过如下变换
Z B A C B A C B A CBA Y0 Y1 Y2 Y7 Y0 Y1 Y2 Y7 Y0 Y1 Y2 Y7
0 0
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 ×
1 0 0 0 0 1 1 1 1 ×
1 0 0 1 1 0 0 1 1 ×
1 0 1 0 1 0 1 0 1 ×
1 1 1 0 0 0 0 0 0
1 1 1 0 0 0 0 0 0
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 S1 S2 S3 数据输入 地址输入 图 3-2 数据分配器 分配器输出
钟脉冲，则
Z
配器。数据 信息传输到 实现逻辑函 工作时，每
五、实验过程原始记录（数据、图表、计算等） 六、实验结果及分析
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A0 A1 A2 S1 S2 S3 A B C +5V
广州大学学生实验报告
开课学院及实验室：电子楼 410
学院
以 3 线—8 线译码器 74LSl38 为例，图 3-1(a)(b) (c)分别为其逻辑图及引脚排列。 其中 A2、A1、A0 为地址输入端，￣ Y0~￣ Y7 为译码输出端，S1、¯ S2、¯ S3 为使能端。表 3-1 为 74LSl38 功能表。
LT —测试输入端， LT = “0”时，译码输出全为“1” 。 BI —消隐输入端， BI =“0”时，译码输出全为“0” 。
0 0 0 0 0 0 0 1
注：消隐即数码管各 LED 全暗。锁存即数码管的显示不再改变。
LE—锁定端，LE=“1”时译码器处于锁定(保持)状态。译码输出保持在 LE=0 时的数值，LE=0 为正常译码。 表 3-2 为 CD4511 功能表。CD4511 内接有上拉电阻，故只需在输出端与数码管笔段之间串入 限流电阻即可工作。译码器还有拒伪码功能，当输入码超过 1001 时，输出全为“0” ，数码管媳灭。
若用实验箱，一般实验装置上已完成了译码 +5V CD4511 和数码管 BS202(或 5011)之间的连接。实 R LED VDD a 要接通+5V 电源和将十进制的 BCD 码接至译码器 数 A b B 据 入端 A、B、C、D 即可显示 0～9 的数字。四位数 c C 输 CD4511 受四组 BCD 码输入。 d D 入 CD4511 与 LED 数码管连接如图 3-7 所示。 e LT VDD 三．实验设备与器件 f BI g LE 1．+5V 直流电源 2．双踪示波器 VSS 3．连续脉冲源 4．逻辑电平开关 5．逻辑电平显示器 6． 拨码开关组(编码器) 图 3-7 CD4511 驱动一位 LED 数码管 7．译码显示器 8．74LS138× 2、74LS00 一块，74LS04 一块。 四．实验预习要求 1．复习有关译码器和分配器的原理。 2．根据实验任务，画出所需的实验线路及记录表格。 五．实验内容 1．数据拨码开关(实验箱上编码器)的使用（只需观察，不必记录）
表 3-2 输 LE × × 0 0 0 0 0 0 0 BI × 0 1 1 1 1 1 1 1 LT 0 1 1 1 1 1 1 1 1 D × × 0 0 0 0 0 0 0 入 C × × 0 0 0 0 1 1 1 B × × 0 0 1 1 0 0 1 A × × 0 1 0 1 0 1 0 a 1 0 1 0 1 1 0 1 0 b 1 0 1 1 1 1 1 0 0 c 1 0 1 1 0 1 1 1 1 d 1 0 1 0 1 1 0 1 1 输 e 1 0 1 0 1 0 0 0 1 出 f 1 0 1 0 0 0 1 1 1 g 1 0 0 0 1 1 1 1 1 消隐 显示字形