28nm之后,令人望而生畏的巨额成本
5纳米制程技术挑战重重成本之高超乎想象
5纳米制程技术挑战重重成本之高超乎想象作者：莫大康来源：《中国电子报》2016年第12期半导体业自28纳米进步到22/2。
纳米，受193i光刻机所限，必须采用两次图形曝光技术（DP）。
再进一步发展至16门4纳米时，大多采用finFET技术。
如今finFET技术也一代一代升级，加上193i的光学技术延伸，采用SADP、SAQP等，所以未来到10纳米甚至7纳米时，基本上可以使用同样的设备，似乎己无悬念，只是芯片的制造成本会迅速增加。
然而到5纳米时肯定是个坎，因为如果EUV不能准备好，就要被迫采用五次图形曝光技术（FP），这已引起全球业界的关注。
而对于更先进5纳米生产线来说，至今业界尚无关于它的投资估计。
但是根据16/14纳米的经验，以每1000硅片需要1.5亿至1.6亿美元计，推测未来的5纳米制程，因为可能要用到EUV光刻，每台设备需约1亿美元，因此它的投资肯定会大大超过之前。
所以未来建设一条芯片生产线需要100亿美元是完全有可能的。
生产线的量产是个系统工程，需要材料、设备、晶体管结构、EDA工具等与之配套，对于半导体业是个更大的挑战。
新的晶体管型式，加上掩膜、图形、材料、工艺控制及互连等一系列问题，将导致未来半导体业将面临许多的困难。
在近期的会议上，Intel发布的一份报告引起了业界关注，并进一步推动业界开始思考未来先进工艺制程的发展方向。
Intel公司提出的下一代晶体管结构是纳米线FET，这是一种晶体管的一面让栅包围的finFET。
Intel的纳米线FE厂有时被称为环栅FET，并已被国际工艺路线图ITRS定义为可实现5纳米的工艺技术。
如果Intel不是走在前列，也就不可能提供其5纳米进展的讯息。
该报告似乎传递出一个信号，5纳米可能有希望实现，或者已经在其工艺路线图中采用了新的晶体管结构。
在5纳米的竞争中，台积电也不甘落后，其共同执行长Mark Liu近期也表示，已经开始对5纳米的研发，并有望在7纳米之后两年推出。
28 nm制程节点掩膜版层数
28 nm制程节点掩膜版层数摘要：一、引言二、28 nm制程节点概述1.制程节点定义2.28 nm制程技术特点三、掩膜版层数概述1.掩膜版的作用2.掩膜版的分类四、28 nm制程节点掩膜版层数分析1.层数与制程关系2.层数对制程性能的影响五、28 nm制程节点掩膜版层数应用案例1.案例一：某公司28 nm制程芯片掩膜版层数应用2.案例二：28 nm制程节点掩膜版在国内外厂商的应用对比六、未来发展趋势与展望1.掩膜版技术发展趋势2.28 nm制程节点在国内外发展前景七、结论正文：一、引言随着半导体技术的不断发展，制程工艺逐渐进入纳米级时代。
28 nm制程节点作为当前主流工艺之一，得到了广泛应用。
在这一制程节点中，掩膜版层数对于芯片性能具有重要影响。
本文将对28 nm制程节点掩膜版层数进行分析，以期为相关领域的研究和应用提供参考。
二、28 nm制程节点概述1.制程节点定义制程节点，又称工艺节点，是指半导体制造工艺中，晶体管特征尺寸的大小。
它通常用来衡量制程技术的先进程度，节点数值越小，制程工艺越先进。
2.28 nm制程技术特点28 nm制程节点具有以下技术特点：（1）较高的集成度：相较于之前的制程节点，28 nm制程可以集成更多的晶体管，提高芯片性能。
（2）更低的功耗：28 nm制程采用了新的材料和制程工艺，使得芯片在运行过程中能耗降低。
（3）更好的性能：28 nm制程工艺下的芯片具有更高的时钟频率和更快的信号传输速度。
三、掩膜版层数概述1.掩膜版的作用掩膜版是半导体制造过程中的一种关键工艺材料，主要用于控制光刻过程中光线的透过与遮挡，从而实现对芯片表面图案的精确转移。
2.掩膜版的分类根据材质和制作工艺，掩膜版可分为以下几类：光学掩膜版、电子束掩膜版、激光掩膜版等。
四、28 nm制程节点掩膜版层数分析1.层数与制程关系掩膜版层数是衡量制程复杂程度的重要指标。
随着制程节点的不断缩小，掩膜版层数也在不断增加。
芯片的硬件构造、成本及其厂商之间的对比
芯片的硬件构造、成本及其厂商之间的对比集成电路产业的特色是赢者通吃，像Intel这样的巨头，巅峰时期的利润可以高达60%。
那么，相对应动辄几百、上千元的CPU，它的实际成本到底是多少呢？芯片的硬件成本构成芯片的成本包括芯片的硬件成本和芯片的设计成本。
芯片硬件成本包括晶片成本+掩膜成本+测试成本+封装成本四部分（像ARM阵营的IC设计公司要支付给ARM设计研发费以及每一片芯片的版税，但笔者这里主要描述自主CPU 和Intel这样的巨头，将购买IP的成本省去），而且还要除去那些测试封装废片。
用公式表达为：芯片硬件成本=（晶片成本+测试成本+封装成本+掩膜成本）/ 最终成品率对上述名称做一个简单的解释，方便普通群众理解，懂行的可以跳过。
从二氧化硅到市场上出售的芯片，要经过制取工业硅、制取电子硅、再进行切割打磨制取晶圆。
晶圆是制造芯片的原材料，晶片成本可以理解为每一片芯片所用的材料（硅片）的成本。
一般情况下，特别是产量足够大，而且拥有自主知识产权，以亿为单位量产来计算的话，晶片成本占比最高。
不过也有例外，在接下来的封装成本中介绍奇葩的例子。
封装是将基片、内核、散热片堆叠在一起，就形成了大家日常见到的CPU，封装成本就是这个过程所需要的资金。
在产量巨大的一般情况下，封装成本一般占硬件成本的5%-25%左右，不过IBM的有些芯片封装成本占总成本一半左右，据说最高的曾达到过70%...... 测试可以鉴别出每一颗处理器的关键特性，比如最高频率、功耗、发热量等，并决定处理器的等级，比如将一堆芯片分门别类为：I5 4460、I5 4590、I5 4690、I5 4690K等，之后Intel就可以根据不同的等级，开出不同的售价。
不过，如果芯片产量足够大的话，测试成本可以忽略不计。
掩膜成本就是采用不同的制程工艺所需要的成本，像40/28nm的工艺已经非常成熟，成本也低——40nm低功耗工艺的掩膜成本为200万美元；28nm SOI工艺为400万美元；28nm HKMG成本为600万美元。
中芯28nm 晶体管密度
中芯28nm 晶体管密度中芯国际是中国领先的集成电路制造企业之一，致力于为全球客户提供高质量、高性能的芯片解决方案。
其中，中芯28纳米制程技术在芯片设计和制造领域具有重要意义。
本文将重点探讨中芯28纳米晶体管密度的优势和应用。
我们来了解一下什么是晶体管密度。
晶体管密度是指在芯片上能够容纳的晶体管数量。
随着制程技术的进步，晶体管的尺寸越来越小，从而使得每平方毫米上可以容纳更多的晶体管。
晶体管密度的提升对于集成电路的性能提升具有重要意义。
中芯28纳米制程技术以其优异的晶体管密度而闻名。
在中芯28纳米芯片中，晶体管的尺寸缩小到了28纳米，这意味着每平方毫米上可以容纳更多的晶体管。
晶体管密度的提高使得芯片可以容纳更多的功能单元，从而提升了芯片的性能。
中芯28纳米晶体管密度的提升带来了多方面的应用。
首先，在移动设备领域，中芯28纳米芯片可以提供更高的计算性能和更低的功耗。
这使得移动设备可以更快地运行复杂的应用程序，并延长电池寿命。
在物联网和人工智能领域，中芯28纳米芯片的高晶体管密度为连接和处理大量数据提供了强大的支持。
物联网设备需要处理大量的传感器数据，并通过云端进行分析和决策。
中芯28纳米芯片的高晶体管密度可以提供更高的计算能力和更低的功耗，从而满足物联网设备对高性能和低功耗的需求。
中芯28纳米晶体管密度的提升还对通信、汽车电子、工业控制等领域的发展起到了重要的推动作用。
在通信领域，中芯28纳米芯片可以提供更高的数据处理能力，支持更快速的数据传输和更稳定的通信连接。
在汽车电子领域，中芯28纳米芯片可以提供更高的计算能力和更低的功耗，满足车载电子系统对实时数据处理和高性能计算的需求。
在工业控制领域，中芯28纳米芯片可以提供更高的可靠性和更低的功耗，支持工业自动化系统的高效运行。
总结起来，中芯28纳米晶体管密度的提升在多个领域具有重要的应用价值。
高晶体管密度可以提供更高的计算能力、更低的功耗和更稳定的性能，从而推动了移动设备、物联网、人工智能、通信、汽车电子和工业控制等领域的发展。
新技术助力28纳米FPGA加速蚕食ASSP／ASiC市场
平 台也进 一 步简化 了系 统设 计工作 。
Ｘｉｉ ｘ 推 出 的７ 列 ＦＰ ｌｎ 新 系 ＧＡ由Ａｒｉ 一 ｔｘ ７、
切 片 、存 储 区 以及 高 速 Ｉ ／ 量 和 性 能 方 面 将 Ｏ数 Ｆ Ｇ 技 术 发挥 到 了极 致 ，与上 一代 产 品相 比 ， ＰＡ 器件 支 持 ４ ０ 桥 接 和交 换 结 构 有线 通 信 、高 级 ０Ｇ 雷达 以及 高性 能计算 系统 。
■ 孔 文
２ １年 ，Ｘｉｎ 和Ａｌｒ相 继 宣布 推 出２ ｎ 工 艺 Ａｒｘ７ ００ ｌｘ ｉ ｔａ ｅ ８ｍ ｔ 一以低 功 耗 、低成 本 为主 打 ，与 前一 代 的 ｉ ｐｒ ｎ６ ｔ ０ ￣３ ５ 不 Ｊ Ｆ ＧＡ，使 得 可 编 程 逻 辑 器 件 向前 迈 进 了 很 大 Ｓ ａ ａ一相 比 ，其 逻辑 密度从 ２ Ｋ Ｉ５Ｋ 等 ， Ｐ
了架 构 。７ 列器 件采 用 了相 同 的逻辑 结构 、 系
和 容量 都得 以提升 。在 新 工艺 下 ，７ 系列 容量 达 到 了２ ０ ０ 万个 逻辑 单元 ，相 比上 一代４ ｎ ０ ｍ的７ 万 ６
个 逻辑单 元 ，容量得 到 了大幅提 升 。 为 了扩大应 用领 域 ，Ｘｌ ｘ ８ｍ Ｆ Ｇ 统 ｉ 为２ ｎ Ｐ Ａ ｉ ｎ
一
Ｆ Ｇ Ｐ Ａ与 Ａ Ｃ市 场应 用 图不 ＳＩ
一Hale Waihona Puke 步。 “ ２ｎ 在 ８ ｍ工 艺 下 ，Ｆ ＧＡ通 过 扩 大 应 用 速度 提升 了３％，功耗 和 尺寸 各降低 了５ ％，且 Ｐ ０ ０
卡住中国脖子地35项技术
卡住中国脖子的35项技术！来源：报人亚东（ID：baorenLYD）作者：亚东这35项卡住我国脖子的技术，只是冰山一角！1．光刻机《这些“细节”让中国难望顶级光刻机项背》（科技日报4月19日）制造芯片的光刻机，其精度决定了芯片性能的上限。
在“十二五”科技成就展览上，中国生产的最好的光刻机，加工精度是90纳米。
这相当于2004年上市的奔腾四CPU的水准。
而国外已经做到了十几纳米。
光刻机里有两个同步运动的工件台，一个载底片，一个载胶片。
两者需始终同步，误差在2纳米以下。
两个工作台由静到动，加速度跟导弹发射差不多。
在工作时，相当于两架大飞机从起飞到降落，始终齐头并进一架飞机上伸出一把刀，在另一架飞机的米粒上刻字，不能刻坏了。
2．芯片《中兴的“芯”病，中国的心病》（4月20日）低速的光芯片和电芯片已实现国产，但高速的仍全部依赖进口。
国外最先进芯片量产精度为10纳米，我国只有28纳米，差距两代。
据报道，在计算机系统、通用电子系统、通信设备、存设备和显示及视频系统中的多个领域中，我国国产芯片占有率为0。
3．操作系统《丧失先机，没有自研操作系统的大国之痛》（4月23日）普通人看到中国IT业繁荣，认为技术差距不大，实则不然。
3家美国公司垄断手机和个人电脑的操作系统。
数据显示，2017年安卓系统市场占有率达85.9%，苹果IOS为14%。
其他系统仅有0.1%。
这0.1%，基本也是美国的微软的Windows和黑莓。
没有谷歌铺路，智能手机不会如此普及，而中国手机厂商免费利用安卓的代价，就是随时可能被“断粮”。
4．航空发动机短舱《居者无其屋，国产航空发动机的短舱之困》（4月24日）飞机上安放发动机的舱室，俗称“房子”，是航空推进系统最重要的核心部件之一，其成本约占全部发动机的1/4左右。
短舱需要将发动机包覆，减少飞行阻力；其进气道还要具有防、除冰的能力；飞行中，要保护发动机不受干扰正常工作；在地面，需要做到方便发动机的维护和维修，一旦短舱有损，飞行中可能会引起发动机严重事故。
28 纳米芯片饱和缺陷密度
28 纳米芯片饱和缺陷密度
28纳米芯片是目前市场上最先进的芯片之一，它的制造工艺非常复杂，需要经过多道工序才能完成。
然而，即使在这样高端的制造过程中，饱和缺陷密度仍然是一个不可避免的问题。
饱和缺陷密度是指在芯片制造过程中，由于各种原因导致的缺陷密度。
这些缺陷可能是由于材料的不均匀性、工艺的不完善、设备的故障等原因造成的。
这些缺陷会影响芯片的性能和可靠性，因此需要尽可能地减少。
在28纳米芯片的制造过程中，饱和缺陷密度是一个非常重要的指标。
因为这个指标的高低直接影响到芯片的性能和可靠性。
如果饱和缺陷密度过高，那么芯片的性能和可靠性就会受到很大的影响，甚至可能导致芯片的失效。
为了降低饱和缺陷密度，制造厂商采取了多种措施。
首先，他们会对材料进行精细的筛选和处理，以确保材料的均匀性和纯度。
其次，他们会对工艺进行不断的优化和改进，以减少缺陷的产生。
最后，他们会对设备进行严格的维护和检修，以确保设备的正常运行。
总的来说，28纳米芯片的制造过程非常复杂，饱和缺陷密度是一个非常重要的指标。
制造厂商需要采取多种措施来降低饱和缺陷密度，以确保芯片的性能和可靠性。
只有这样，才能生产出高质量的28纳米芯片，满足市场的需求。
迈入28nm工艺时代
迈入28nm工艺时代作者：来源：《中国电脑教育报》2012年第03期Radeon HD 7970显卡是世界第一款28nm工艺显卡。
相比DX11.1规范的虚名，这个第一的含金量高了不止一个等级，厂商对工艺的掌握情况就算不能决定显卡的生或死，至少也是成败关键因素之一。
决定成败的台积电AMD和NVIDIA完成了GPU架构设计之后，测试、流片、生产之类的工序就要看代工厂TSMC（台积电）了，TSMC的工艺进展顺利，那就万事大吉，你好他也好，万一制程转换不利，耽误自己赚钱不说，也会影响客户的产品销售。
显卡成败不仅取决于架构设计，代工厂的制程工艺水平也有相当影响。
晶圆代工表面上看是把沙子（二氧化硅）变成金子的一本万利买卖，实际上技术含量非常高，设备折旧快，2-3年就要升级下一代工艺，需要大笔资金投入，Intel升级32nm工艺时投入70亿美元，TSMC今年的投资额已达80亿美元，其中相当大的比例都流向新工艺转换了，即便这样其28nm工艺也是磕磕绊绊，尚不敢称完全量产。
TSMC的28nm进展不够顺利与新工艺的技术升级有很一定关系，这次28nm工艺是TSMC首次采用HKMG（高K金属栅）技术，而且也是首次采用Gate-Last技术，这两个工艺转换是Intel早在45nm工艺上就已经完成了的，但是对其他晶圆厂来说技术和资金没这么雄厚，工艺转换就要慢上一步。
TSMC 28nm工艺路线图即便TSMC做了大量基础工作，新28nm工艺也并非一帆风顺，为此TSMC也提出了几种不同的28nm工艺作为折衷，主要分为High Performance和Low Power，细分之下还有HP、HPM、HPL以及LP之分。
LP低功耗型是最早量产的，不过它并非Gate-Last工艺，还是传统的SiON（氮氧化硅）介质和多晶硅栅极工艺，优点是成本低，工艺简单，适合对性能要求不高的手机和移动设备。
HP工艺才是真正的HKMG+Gate-Last工艺，它又可以分为HP、HPL（Low Power）、HPM（Moblie）三个方向，HP工艺拥有最好的每瓦性能比，频率可达2GHz以上，HPL的漏电流最低，功耗也更低，不过频率只有1.4GHz以上；最后的HPM主要针对移动领域，频率比HPL更高，功耗也略大一些。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
28nm之后，令人望而生畏的巨额成本
来源：电子工程专辑作者：孙昌旭
[导读]如果说目前开一个28nm的芯片200-300万美元对很多公司来说已是不堪重负，那么，未来，开一款16nm的芯片成本将在千万美元左右，而开一款10nm的芯片，从现在各项投入来看，可能需要达到1.3亿美元。
关键词：FD-SOI技术28nm
28nm后，芯片的流片成本将成指数级增长。
“如果说目前开一个28nm的芯片200-300万美元对很多公司来说已是不堪重负，那么，未来，开一款16nm的芯片成本将在千万美元左右，而开一款10nm的芯片，从现在各项投入来看，可能需要达到1.3亿美元。
”在前不久举办的“2014上海FD- SOI论坛”上，芯原微电子公司技术市场和应用工程师资深总监汪洋说道。
不过，尽管如此昂贵，他透露国内仍有一些真土豪提出要开16nm的芯片，主要是那些为挖金币而定制的处理器芯片。
如果说28nm的设备与各方面的投入已经令人望而生畏，那么其之后的工艺，各种设备投入则会变成天文数字，并且，现在主流的FinFETs技术路线成本会更高，实现难度也更大。
著名研究机构International Business Strategies（IBS）CEO Handel Jones在会上大力推荐FD-SOI技术路线。
他分析：“FinFETs 在设计上具有高成本与高难度，英特尔也由于这个原因，导致其14nm产品由于技术爬坡，延迟了15个月量产。
三栅极产品是晶圆厂与无晶圆厂的芯片公司共同面临的重大难题。
”他说道，“考虑到FD-SOI功耗比BULK CMOS 低，但是成本又比FinFets便宜。
所以，我认为FD-SOI是衔接28nm BULK CMOS工艺与FinFETs的最好的技术。
”
据会上介绍，韩国三星会同时走两条路线，并且正在考虑更偏向FD SOI。
“三星明年一季度会有28nm FD-SOI量产工艺推出，同时，其28nm的BULK CMOS工艺会有大量产能放出来。
明年28nm芯片的流片成本会快速下降。
”汪洋分析。
这个对于中国IC公司来说是一个好消息，因为目前仅有的三四家28nm晶圆厂，不仅流片成本贵，而且中国公司根本抢不到产能。
据昌旭了解，今年下半年，因为苹果的iPhone6和iPhone6 Plus占了TSMC 大量的20nm产能，导致像联发科技这种TSMC的重要客户也拿不到所需要的28nm足够产能，更不用说大陆的IC公司。
并且，明年高端的手机芯片会转向20nm了，比如高通的
S810系列明年初量产就是20nm了；而海思更是宣布已开始与TSMC在试产包括网络芯片与手机芯片两种产品的16nm工艺。
好了，下面我们来看看Handel Jones所分析的，在未来28后世代芯片产业链的巨额成本。
目前28nm的芯片哪些领域在用？
我们先看看目前热门的28nm工艺，主要是哪些应用在采用？图下分析可以看出，2015年至2016年，28nm的工艺主要应用领域还是手机应用处理器和基带。
但是，其它应用上来也很快，比如说OTT盒子和智能电视等市场。
至2019年与2020年的时候，混合信号产品和摄像芯片也将会采用28nm的工艺了，当然，那时候，手机芯片就会采用更高端工艺了，看后面的分析。
并且，从下图可以看出，28nm工艺节点将会有一个较长的时间窗口，也就是它会在很长一段时间内是高端主流的工艺节点，因为成本的关系，大家不会很快地转向16nm/14nm。
FD SOI工艺的市场潜力分析
目前，IBM与ST在32nm与28nm上提供FD SOI工艺，IBM的产能最大，ST的产能小。
明年，三星开始在28nm节点上推FD SOI。
“目前制约FD SOI产能的一个重要因素是芯片载板材料短缺。
全球主要有三家FD SOI载板材料厂商：Sun Edison、Soitec以及SEH。
”芯原FAE总监汪洋说道。
从下图看，IBS对于FD SOI工艺的预期是非常高的。
“物联网上需要的SoC芯片，基于小尺寸、低功耗、长寿命周期，并且是数模混合的IC，这些都是FD SOI工艺非常适合的。
”Handel Jones解释。
他特别看好物联网芯片未来对FD SOI 工艺的需求。
FD SOI工艺成本优势分析
IBS认为，在28nm与14nm两个节点上，FD SOI工艺都具有Wafer成本优势。
并且28nm FD SOI与目前的28nm普通工艺比，没有太多的Wafer成本提升。
每百万门的成本来看，FD SOI也具有很大的优势。
上图：分析各种工艺晶圆厂的使用寿命，FinFETs的寿命最短。
IBS认为，拿物联网的应用来看，由于其对低功耗与低成本的要求，FD SOI是最佳选择。
28nm后世代芯片巨额成本分析
如下图，对于FinFet，完成一个14/16nm的设计，成本高达2.127亿美元。
下图，对于一个300mm的晶圆厂，生产10K的WPM，如果是未来的5nm节点，可能需要40亿美元！
下图：对于设备厂商而言，5nm节点的设备，在生命周期内将带来168亿美元的收入。
下图：每40K WPM晶圆片带来的收入，比如14/16nm可达47亿美元，而未来的5nm 节点更是会达到94亿美元，所以wafer厂商在投产前就需要对应用进行教育，不能让产能空出来，那将是巨大的损失。
“业界很多人希望沿着英特尔的FinFet路线走，他们不知道英特尔已遭遇FinFet延迟量产的痛苦，并且英特尔每年投入到工艺研发的费用就高达30亿美元。
”Handel Jones说道，“TSMC在16nm FinFet上犯过一些错误，现在需要的是在10nm FinFet上加速前进。
今年，它在28nm的产能约为150K WPM，明年可达到180K WPM。
”最后，他总结道：“人类在双极工艺上已有50年的历史，但是在3D晶体管上才刚刚开始，可靠性还需要证实。
我们认为，28nm的FD SOI是一个正在被证明的技术，而14nm FD SOI将具有很大的潜力，并且可以扩展至10nm。
”特别的，他指出：“中国的半导体工艺路线如果沿着FinFet将会损失大量的金钱，对于中国来说，最好的选择是FD SOI。
”。