微纳电子器件3-3(总第十一次课)
电子科技大学《微电子器件》课程重点与难点
重点与难点第1章半导体器件基本方程一般来说要从原始形式的半导体器件基本方程出发来求解析解是极其困难的，通常需要先对方程在一定的具体条件下采用某些假设来加以简化，然后再来求其近似解。
随着半导体器件的尺寸不断缩小，建立新解析模型的工作也越来越困难，一些假设受到了更大的限制并变得更为复杂。
简化的原则是既要使计算变得容易，又要能保证达到足够的精确度。
如果把计算的容易度与精确度的乘积作为优值的话，那么从某种意义上来说，对半导体器件的分析问题，就是不断地寻找具有更高优值的简化方法。
要向学生反复解释，任何方法都是近似的，关键是看其精确程度和难易程度。
此外，有些近似方法在某些条件下能够采用，但在另外的条件下就不能采用，这会在后面的内容中具体体现出来。
第2章PN结第2.1节PN结的平衡状态本节的重点是PN结空间电荷区的形成、内建电势的推导与计算、耗尽区宽度的推导与计算。
本节的难点是对耗尽近似的理解。
要向学生强调多子浓度与少子浓度相差极其巨大，从而有助于理解耗尽近似的概念，即所谓耗尽，是指“耗尽区”中的载流子浓度与平衡多子浓度或掺杂浓度相比可以忽略。
第2.2节PN结的直流电流电压方程本节的重点是对PN结扩散电流的推导。
讲课时应该先作定性介绍，让学生先在大脑中建立起物理图象，然后再作定量的数学推导。
当PN结上无外加电压时，多子的扩散趋势正好被高度为qV b.的势垒所阻挡，电流为零。
外加正向电压时，降低了的势垒无法阻止载流子的扩散，于是构成了流过PN结的正向电流。
正向电流的电荷来源是P区空穴和N区电子，它们都是多子，所以正向电流很大。
外加反向电压时，由于势垒增高，多子的扩散变得更困难。
应当注意，“势垒增高”是对多子而言的，对各区的少子来说，情况恰好相反，它们遇到了更深的势阱，因此反而更容易被拉到对方区域去，从而构成流过PN结的反向电流。
反向电流的电荷来源是少子，所以反向电流很小。
本节的难点是对有外加电压时势垒区两旁载流子的运动方式的理解、以及电子（空穴）电流向空穴（电子）电流的转化。
微纳光电子学 教学大纲
微纳光电子学一、课程说明课程编号：140510Z10课程名称：微纳光电子学/ Micro- and Nano- Optoelectronics课程类别：专业核心课程学时/学分：48/3先修课程：固体物理、信息光学、光电子技术适用专业：光电信息科学与工程教材、教学参考书：1．原荣，邱琪编著.光子学与光电子学.北京: 机械工业出版社.2014年;2. 傅竹西编著.固体光电子学.合肥: 中国科学技术大学出版社(第2版).2012年;3. 周治平著.硅基光电子学.北京: 北京大学出版社.2012年;4. 刘旭等编著.光电子学.杭州: 浙江大学出版社.2014年。
二、课程设置的目的意义光子学、光电子学、和光电子技术是目前信息时代不可或缺的关键技术，产生了大量的光与电相结合的新型器件如手机、电脑、激光雷达、导航设备、光电探测器、太阳能电池等等，不一而足，为人们的生活和工作提供了极大的便利。
光子与电子的结合与相互调制是今后信息技术发展的一个重要方向，特别是由于半导体技术和微纳制作技术的兴起，光电子器件朝功能更强、尺寸更小的方向发展。
本课程重点讲述特征尺寸在微米或纳米级别的光与电相结合的新型光电子器件及其原理，结构、和应用等，使光电信息科学与工程等专业的学生能够了解和掌握有关微纳光电子学方面的最新进展和知识，为更好地适应以后相关的学习深造和研发工作打下坚实的专业基础。
三、课程的基本要求知识：本课程从光学原理如光的传播、干涉、衍射、偏振、双折射、光电效应、电光效应、非线性效应等出发，重点讲述所涉及到的当前微纳光电子学领域基本的、主要的、常用的器件，如波导、半导体激光器、滤波器、调制器、探测器、CCD、探测器等的原理、结构、及应用等。
能力：要求学生学习这些器件的基本结构、工作原理、主要特性及应用等知识时，不仅需了解微纳光电子器件的基本知识，还要能够举一反三、触类旁通、和具备进一步深入学习、研究及设计微纳光电子器件的能力，并能将器件知识与实际应用相结合。
电子学中的微电子器件和纳电子学
电子学中的微电子器件和纳电子学在当今电子技术飞速发展的时代，微电子器件和纳电子学是电子学领域中备受瞩目的研究方向。
它们不仅具有广泛的应用前景，而且可以为我们提供更灵活、更高效、更小巧的电子设备和系统。
本文将从微电子器件和纳电子学两个方面来介绍它们的基本概念、研究进展及应用前景。
微电子器件是指尺寸在微米级别的电子器件。
它主要应用于集成电路、传感器、激光器、光纤通信等领域，具有体积小、速度快、功耗低等优点。
其中最具代表性的就是集成电路。
作为计算机、手机等电子产品核心的集成电路，其重要性可想而知。
随着电子技术的不断进步，集成电路的制造工艺也在不断更新。
现在常用的工艺是CMOS工艺（互补金属-氧化物半导体），它能够制造出集成度更高、功耗更低的芯片。
此外，随着信息时代的来临，传感器在民用、工业、医疗等领域的应用也越来越广泛，这也使得微电子器件在未来的发展中将有更为广泛的应用前景。
而纳电子学则是指研究纳米级别下材料的电子性质和应用的学科。
与微电子器件相比，纳电子学的尺寸更小，结构更复杂，涉及到的物理和化学现象也更为微妙。
其中的纳米材料，如纳米线、纳米管、纳米颗粒等，可以在光电、磁电、荧光、热学等多个领域中发挥独特的性能。
以染料敏化太阳能电池为例，其关键组件就是纳米级的二氧化钛薄膜，它能够吸收太阳光，并将其转换为电能，使得太阳能电池具有更高的转换效率。
在生物医学领域，纳米材料也受到了广泛的关注，例如通过包覆纳米颗粒的方式，可以改善药物的生物分布和毒副作用，实现精准治疗。
在微电子器件和纳电子学的研究中，材料的制备是非常重要的一环。
传统材料制备工艺大多采用物理或化学手段，但在微型尺度下，这些工艺已经不再适用。
因此，研究人员就开始尝试新的制备方法。
近年来，利用生物、化学、物理等交叉学科的知识，在微电子器件和纳电子学领域出现了一些新的材料制备技术，如DNA自组装、容量耦合、微流控等。
这些技术使得微电子器件和纳电子学的研究更加多样化和创新性。
微纳光电子器件的设计和制备技术
微纳光电子器件的设计和制备技术微纳光电子器件是目前光电子领域中的前沿研究领域。
因其微小的体积，具有良好的性能和独特的功能，被广泛应用于信息处理、生物医药、新能源等领域。
本文概述微纳光电子器件设计制备技术。
一、微纳光电子器件概述微纳光电子器件是指体积尺寸在微米乃至纳米量级的光电子器件，与传统的光电子器件相比，具有更高的集成度、更低的功耗、更高的速度、更强的可靠性和稳定性，因此在应用领域有着广泛发展前景。
目前，微纳光电子器件主要包括微波光子晶体、微环谐振器、微腔光机械振子、微进易出激光等。
这些器件均是基于微纳米加工技术制备的，因此需要掌握相应的设计和制备技术。
二、微纳光电子器件设计技术1. 光学仿真技术在微纳光电子器件设计中，光学仿真技术是非常重要的一部分。
通过对无限远场问题的研究，可以建立器件的电磁模型，并利用计算机仿真技术进行分析和设计优化。
光学仿真技术最常用的软件是COMSOL Multiphysics和Lumerical等。
通过光学仿真技术，可以优化器件的结构形状、材料选择、呈现和低损耗等。
2. 异质结构设计技术在微纳光电子器件很多器件应用中都需要通过异质结设计实现。
异质结异质材料的导带能带区在交界处会产生能带弯曲现象，从而形成能带偏差，这样就能够改变器件的电子结构和光学性质。
异质结是一种典型的二维和三维的结构，可以通过量子阱、能带混合、带隙调制等技术实现。
在微波光子晶体、微腔光学器件等方面有重要应用。
三、微纳光电子器件制备技术1. 电子束光刻技术电子束光刻技术（EBL）是一种高分辨率的微纳米制造技术，其分辨率可以达到亚纳米级别。
EBL主要是利用电子束照射石英等电子敏感材料，石英中会产生可溶解的空穴，再通过腐蚀、蒸镀等方式制造出器件形状。
EBL技术可以实现器件的多层加工和三维加工，但是其缺点是加工速度较慢，不能进行大面积加工和生产级量产。
2. 等离子体刻蚀技术等离子体刻蚀技术（RIE）是一种高效的微纳米制造技术，其主要原理是通过气体放电等离子体刻蚀目标材料。
微电子器件
微电子器件1. 概述微电子器件是一种尺寸远小于传统电子器件的电子元件。
它们在微纳尺度下制造，通常采用半导体材料（如硅）制成。
微电子器件在现代科技中起着至关重要的作用，广泛应用于电子、通信、计算机、医疗和能源等领域。
2. 基本概念微电子器件的尺寸通常在微米至纳米级别，其特点包括： - 小尺寸：微电子器件通常具有毫米或更小的尺寸，这使得它们可以在集成电路中实现高密度布局。
- 快速响应：由于尺寸小，微电子器件的响应速度通常很快，这使得它们适用于高速信号处理和通信应用。
- 低功耗：微电子器件通常具有低功耗特性，这使得它们在便携设备和低功耗电路中非常受欢迎。
3. 常见的微电子器件3.1 MOSFET金属-氧化物-半导体场效应晶体管（MOSFET）是一种常见的微电子器件。
它由金属栅极、绝缘层和半导体材料组成，通过调节栅极电压来控制电流。
MOSFET广泛应用于集成电路和数字电子领域。
3.2 MEMS微机电系统（MEMS）是一种将机械、电子和传感器结合在一起的微型系统。
它由微型机械结构和微电子器件组成。
MEMS通常用于传感、加速度计、惯性导航和微型机器人等领域。
3.3 CCD电荷耦合器件（CCD）是一种用于图像传感和成像的微电子器件。
它通过将光信号转换为电荷进行图像采集和存储。
CCD广泛应用于数码相机、摄像机和天文观测等领域。
3.4 LED发光二极管（LED）是一种能够将电能转换为光能的微电子器件。
LED具有高效率、长寿命和低功耗的优点，因此广泛应用于照明、显示和通信等领域。
4. 微电子器件制造技术微电子器件的制造通常涉及以下关键技术： - 硅工艺：硅工艺是制造微电子器件最常用的方法之一，它涉及光刻、薄膜沉积、扩散和离子注入等过程。
- 薄膜技术：微电子器件通常需要在半导体表面上沉积各种功能膜层，薄膜技术是实现这一目标的重要方法。
- 纳米制造技术：纳米制造技术是制造纳米尺度器件的关键技术，包括纳米光刻、纳米精细加工和纳米材料制备等方面。
微纳电子材料与器件知识讲解
纳米材料发展简介
❖ 1965年诺贝尔物理奖获得者R.P Feynman说过：“如果有一 天能按人的意志安排一个个原子分子将会产生什么样的奇 迹”，纳米科学技术的诞生将使这个美好的设想成为现实 。
❖ 1982年，IBM公司苏黎世研究所Binnig和Rohrer发明了扫描 隧道显微镜(STM),这项发明为纳米科技的发展起到巨大的 促进作用。
(a) Schematic representation of the transfer process to invert the VA-MWNT array onto a polystyrene thin film,
(b, c) SEM images of the invert VA-MWNT array.
纳米结构与低维性的概念
❖ 纳米材料：指材料在三维空间中至少有一维处于纳米尺度
范围内的，或由纳米基本单元构成的材料。
❖ 纳米结构是以纳米尺度的物质单元为基础,按一定规律构筑
或营造一种新的体系,它包括一维的、二维的、三维的体系 。
❖ 纳 米 结 构 通 常 是 指 0.1 ～ 100nm 的 超 微 结 构 , 在 这 种 尺 度
介观体系的材料。
❖ 低维性：指的是维数小于三，具体来说就是二维、 一维和零维
d=3，完全不受 量子约束
三维（3D）
定义d为维度
d=2，一个方向上 受到量子约束
二维（2D）
d=1，两个方向上 受到量子约束
d=0，三个方向上 受到量子约束
一维（1D） 零维（0D）
纳米材料根据三维空间中未被纳米尺度约束的自由度定义
用传统的化学分子极性理论來解释，不仅解释不 通，恰恰是相反。
从机械学的粗糙度、光洁度角度來解释也不行， 因为它的表面光洁度根本达不到机械学意义上的 光洁度（粗糙度），用手触摸就可以感到它的粗 糙程度。
微纳电子器件制造技术的研究与应用
微纳电子器件制造技术的研究与应用近年来，微纳电子器件在电子工业中越来越受到重视，成为了求解当前热点问题的新选择。
浅谈微纳电子器件制造技术的研究与应用对于我们深入了解微纳电子器件的制造原理和应用场景，有着重要的意义。
一、微纳电子器件制造技术简要介绍微纳电子器件是指在微米甚至纳米级的范围内制造的电子元器件，主要采用微细加工技术和材料技术制造。
其制造涉及多个学科领域，包括微机电系统、材料科学与工程、化学工程、电子物理等。
微纳电子器件具有尺寸小、性能优良、功耗低、可靠性高等特点，具有广阔的应用前景。
微纳电子器件制造技术的研究主要分为以下几个方面：1.微电子加工技术微电子加工技术是微纳电子器件制造技术中的核心技术，包括半导体工艺和微机电系统工艺两大类。
常用的微电子加工技术有光刻、蒸镀、离子注入、化学蚀刻等。
这些技术的优化和改进，对于微纳电子器件的生产与提升具有重要意义。
2.材料技术微纳电子器件所使用的材料不同于传统电子器件，需要具有特殊的性质和特点。
微纳电子器件制造中常用的材料有氮化硅、氮化铝、氮化镓等。
这些材料的制备、加工和性能优化，是微纳电子器件制造中重要研究方向之一。
3.模拟设计技术微纳电子器件的复杂性和成本高昂，需要采用模拟设计工具对其进行仿真，在实际制造前进行模型验证，以降低失败率并提高成功率。
常用的仿真软件有COMSOL Multiphysics等。
4.封装与测试技术微纳电子器件在制造完成后，需要进行封装和测试，以确保其性能和可靠性。
因器件的封装和测试通常引起信号传输的损失，因此封装和测试技术的研究成为了微纳电子器件制造的重要方向之一。
二、微纳电子器件制造技术的应用场景1.通信和通讯微波通讯、红外通讯、量子通讯等都是微纳电子器件在通信行业中的应用。
此外，微纳电子器件还被应用于数字通讯、光通讯、射频通讯等领域。
2.能源微纳电子器件在太阳能电池领域的应用可将太阳辐射能转化为电能，实现了绿色能源利用。
微纳电子器件的设计与仿真
微纳电子器件的设计与仿真随着现代电子技术不断发展，微纳电子器件变得越来越小，同时，功能也越来越强大。
微纳电子器件的设计和仿真是目前电子工程领域内的热点问题，其关键是需要以小的尺寸来满足各种性能要求。
本文将探讨微纳电子器件的设计和仿真以及在微纳电子器件方面的研究进展。
一、微纳电子器件的设计微纳电子器件是指尺寸在微米或纳米级别的电子元件。
微纳电子器件的设计需要考虑到器件本身的物理特性和功能，这意味着必须充分利用材料特性和现代工艺技术，以在小尺寸下实现高性能器件。
一般来说，微纳电子器件的设计主要包括以下几个方面。
1. 装置物理装置物理是微纳电子器件设计中的关键点。
在物理设计中，需要对器件的晶体结构、掺杂浓度、介质特性等进行分析，建立良好的物理模型。
物理模型的准确性是影响装置性能的关键。
2. 设计自动化基于自动化设计方法，设计方法就可以得到自动仿真和验证的优化电子器件设计。
设计自动化能够大幅提高器件设计的效率，并提高设计效果。
3. 过程艺术在微纳电子器件设计中，过程艺术显得尤为重要。
由于设计精度非常高，因此制造过程中需要/nonetheles/更加精细的制造技术和受过专业培训的工作者。
4. 调试验证微纳电子器件的设计需要通过模拟仿真和实验验证来确认模型的精度，并最终证明电路的性能。
即使使用仿真软件进行触发设备能模拟特定条件下的器件行为，但是实验验证仍然是必要的。
二、微纳电子器件的仿真微纳器件的性能与其物理特性、工艺技术和环境等诸多因素有关。
仿真技术可以有效地预测器件的性能，并帮助设计人员确定微纳器件中的一些基本参数，以满足要求和特性。
1. 容易的仿真微纳电子器件的仿真过程可以分为物理仿真和电路仿真两部分。
物理仿真基于微观尺度的数学模型，主要用于预测器件的物理行为。
电路仿真基于电路模型，可用于预测器件的电气行为。
微观仿真需要高度准确的计算，并且易于误差积累，因此需要强大的仿真程序支持。
2. 电磁仿真电磁仿真方法用于预测微纳电子器件的电磁特性，如器件的能量吸收率、反射率、透射率和散射系数等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Salicidation （硅化物沉积）
25
作业7
1. 解释下列名词： 多晶硅栅电极中的多晶硅耗尽效应
复习题（不用交）
1. 了解栅工程：金属栅（Silicide），高k栅绝缘层 2. 了解超浅结（USJ）
26
增益b
（复习）栅极氧化层减薄的限制
• 栅极氧化层减薄带来的不良后果：
– 泄漏电流: 增加功耗，器件特性劣化 – 可靠性：器件失效，影响寿命 – 多晶硅栅耗尽和反型层量子化：栅电容下降，
有效氧化层厚度增加
6
场效应晶体管技术和工艺的发展趋势 (Intel)
回顾
7
（复习）
1975，金属栅极NMOS
1980，CMOS with self-aligned（复习） poly-Si gate
1
第三章 硅基纳米CMOS器件技术
本章内容
1、MOSFET的演变（历史） 2、亚微米、 深亚微米MOS器件（85’-） 3、新型MOS器件（00’-） 4、SiP与3D集成（10’-）
2
2、亚微米、 深亚微米MOS管器件
• 漏工程
– LDD，FOND
• 沟道工程
– Halo，逆向掺杂（retrograde）结构
• 栅工程
– 金属栅（Silicide），高k栅绝缘层（MGHK）
• 超浅结（USJ）
（3）栅工程
• 优化栅材料和栅结构，以克服短 沟道效应
• 分两部分
– 栅电极
• 导电率，功函数
– 栅介质层
• 介电常数 • 厚度
3
栅极材料的要求
• 栅极材料的一般要求：
– 电阻率低 – 合适的功函数 – 热稳定性 – 机械和化学稳定性 – 与栅介质层附着力
场效应晶体管技术和工艺的发展趋势 (Intel)
19
三个问题
1. 为什么要超浅结（ USJ）？ 2. 如何实现超浅结（USJ）？ 3. 超浅结（USJ）的负效应?
为什么要超浅结（ USJ）？
20
（复习）
器件尺寸等比例缩小(Scaling-down)原理
70年代由IBM的Dennard等人提出
R H Dennard, et al, IEEE J. Solid State Circuit, SC9, 5, 256, 1974.
• 金属栅
4
多晶硅栅电极中的多晶硅耗尽效应
• 随着器件尺寸的缩小，tox<10nm，多晶硅的耗尽 层的影响无法忽略，对器件的阈值电压和I-V特性 造成影响，通常称之为多晶硅耗尽效应 n+多晶硅耗尽 效应示意图
• 多晶硅耗尽效应后果：有效栅压降低
（复习） MOS能带图
反型层量子化
多晶硅耗尽
5
（复习）多晶硅栅耗尽和反型层量 子化对MOS器件特性造成影响
（复习）
短沟道效应（SCE）原因
VS
D
S/D控耗尽区
n+ rj
depletion region
Small L:
S
D
S/D控耗尽区
22
（复习）
短沟道效应（SCE）原因
• 短沟道效应是耗尽区由长方形L*W变为梯形((L+L’)W/2)，使得 电荷减少造成。即：栅感应电荷的源、漏PN结空间电荷区共 享
结果：Gate-last性能更好！
11
gate-first和gate-last工艺步骤简介 gate-first和gate-last优缺点比较
12
典型的Gate-last MGHK工艺
• 替代栅MOSFET工艺 • 图4.28
化学机械抛光（CMP）
13
FUSI
Gate-first Gate-last FUSI
16
（3）栅工程
• 优化栅材料和栅结构，以克服短 沟道效应
• 分两部分
– 栅电极
• 导电率，功函数
– 栅介质层
• 介电常数 • 厚度
部分内容在第二章“栅氧化层厚度限制”一节中已介绍
栅极绝缘层材料的要求和发展
• 要求：
– 低缺陷密度、低漏电流、高抗击穿强度、好的稳 定性
发 – 超薄SiO2 – 超薄氮氧硅（SiOxNy，掺氮的二氧化硅）
24
如何实现超浅结（USJ）？
低能量离子注入+快速热退火 （RTP）
（Low Energy Implantation +rapid thermal annealing （to activate the dopants）） Gas Immersion Laser
Doping (GILD)
USJ的负效应：寄生电阻问题
FUSI优缺点
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
栅极材料的发展
• 铝栅 • 重掺杂多晶硅栅：
– 自对准，减少寄生效应 – 缺点：电阻率高，寄生电阻
• 掺杂多晶硅-金属硅化物复合栅
– 减小了寄生电阻
• 双掺杂多晶硅栅
– 亚微米器件，为抑制短沟道效应，pMOSFET采用P+多晶硅 – 问题：带来硼扩散，出现掺氮的二氧化硅介质层来解决 – 问题：器件缩小时，多晶硅耗尽效应越来越严重
NiSi的功函数
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
15
NiSi栅极 MOSFET
Silicide by ion implantation • W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
• MOS结构中先做源漏还是先做栅极？
Intel 45nm的gate-first和gate-last工艺
• C. Auth et al. (Intel Corp.), 45nm High-k + Metal Gate Strain-Enhanced Transistors, 2008 Symposium on VLSI Technology
展 • 介电常数高于二氧化硅，界面缺陷态高，降低迁移率
– 高介电常数栅介质材料（HK，high k）
17
栅介质材料性质
• 表4.2 高介电常数栅介质
（复习）
18
（4）超浅结
（ Ultra Shallow Junction，USJ）
• 减小结深，可以减弱SCE，帮助改善源漏 穿通
• 要考虑的问题：串联电阻、热载流子效应 （电场增加）
VT
Qdep Cox
2F
ms
参见：公式5.3.13； Qdep=耗尽区电荷
问题加剧： 结深的scaling-down落后于沟道长度
• 原因：工艺难度大 23
如何实现超浅结（USJ）？
低能量离子注入+快速热退火（RTP） （Low Energy Implantation +rapid thermal annealing （to activate the dopants）） Gas Immersion Laser Doping (GILD)
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
栅极电极功函数与阈值电压关系
• 阈值电压：
DWf：栅极与衬底功函数差 • 选择不同的栅极材料可以调控阈值电压
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
14
实现不同功函数的栅极的工艺方法
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
基本原理
（复习）
CE率（恒电场率）：缩小后加在栅氧化层上的电场不变
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
21
CE率结果
（复习）
• k：尺寸缩小因子
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
43
微纳电子器件
陈军
课程内容简介
• 微纳电子器件发展
1. MEMS/NEMS器件 2. 柔性微纳电子器件 3. 真空微纳电子器件
1. 硅基CMOS器件 的发展
2. 小尺寸硅基 CMOS器件面临 的问题
3. 硅基纳米CMOS 器件技术
1. 碳纳米管和纳米线器件 2. 石墨烯纳米电子器件 3. 其它新型纳电子器件