熟悉Altera Quarstus II 开发环境
第2章_Quartus_II开发环境的使用
第2章_Quartus_II开发环境的使用Quartus II是一款由英特尔公司开发的集成电路设计软件，广泛应用于数字电路设计和可编程逻辑设备（PLD）的开发环境。
本章将介绍Quartus II开发环境的使用方法，并详细讲解其主要功能和操作流程。
首先，打开Quartus II软件，点击“文件”菜单，然后选择“新建项目”选项。
在出现的对话框中，输入项目名称和存储位置，并选择FPGA芯片型号。
点击“下一步”按钮，然后选择项目类型（一般为“普通VHDL项目”或“普通Verilog项目”），点击“下一步”按钮即可完成项目创建。
接下来，我们需要向项目中添加源文件。
点击“项目”菜单，然后选择“添加文件”选项。
在出现的对话框中，选择需要添加的源文件，点击“确定”按钮。
如果项目中有多个源文件，可以重复操作多次。
在项目中添加源文件后，我们需要进行编译。
点击“编译”菜单，然后选择“编译项目”选项。
Quartus II将对项目中的源文件进行语法检查和综合，并生成目标设备可执行文件。
接下来，我们需要进行功能仿真。
点击“工具”菜单，然后选择“RTL仿真器”选项。
在出现的对话框中，选择仿真源文件和仿真时长，点击“确定”按钮。
Quartus II将对源文件进行仿真，并生成波形图。
波形图生成后，我们可以对设计进行优化。
点击“工具”菜单，然后选择“组合逻辑优化器”选项。
在出现的对话框中，选择设计文件和优化选项，点击“确定”按钮。
Quartus II将对设计进行优化，并生成优化后的电路文件。
优化后的设计可以进行布局布线。
点击“工具”菜单，然后选择“物理编译器”选项。
在出现的对话框中，选择物理约束和布局布线选项，点击“确定”按钮。
Quartus II将根据物理约束对设计进行布局布线，并生成布局布线后的电路文件和报告。
布局布线完成后，我们可以进行时序分析。
点击“工具”菜单，然后选择“时序分析器”选项。
在出现的对话框中，选择设计文件和时钟约束，点击“确定”按钮。
实验二+Qutartus+II+入门实验
实验二Quartus II使用入门姓名：学号：班级：日期：一、实验目的和要求1、了解Altera 公司EDA软件Qutartus II的基本设计流程2、通过对DE1的操作，初步掌握设计项目的建立，编译，适配过程3、初步认识Verilog硬件描述语言二、实验环境1、PC机，Pentium 4 2.0G以上，内存1G以上，硬盘500G以上，1024×768彩显，USB接口，网络接口，串口。
2、友晶DE1开发板和相关配件。
3、软件：Windows XP或者Windows 7操作系统，DE1配套光盘。
三、实验内容1、通过最简单工程项目了解Quartus II基本设计过程。
2、DE1开光和发光管的对应显示控制，即拨动开关，对应的LED亮或灭。
3、了解Modelsim仿真工具和Quartus II的逻辑仿真及时序仿真。
四、实验步骤1、建立Quartus 工程：1）打开Quartus II 工作环境。
2）点击菜单项File->New Project Wizard 帮助新建工程。
3）输入工程工作路径、工程文件名以及顶层实体名。
自己起名字，例如学号等。
注意：输入的顶层实体名必须与之后设计文件的顶层实体名相同，默认的顶层实体名与工程文件名相同，本类实验均采用这种命名方法以便于管理。
4）添加设计文件。
如果用户之前已经有设计文件（比如.v 文件）。
那么直接添加相应文件，如果没有完成的设计文件，点击Next 之后添加并且编辑新的设计文件。
5）选择设计所用器件。
由于本次实验使用 Altera 公司提供的DE1 开发板，用户必须选择与之相对应的FPGA 器件型号，如下图：6）设置 EDA 工具。
设计中可能会用到的EDA 工具有综合工具、仿真工具以及时序分析工具。
本次实验中不使用这些工具，因此点击Next 直接跳过设置。
7）查看新建工程总结。
在基本设计完成后，Quartus II 会自动生成一个总结让用户核对之前的设计，确认后点击Finish 完成新建。
02 第二章 Quartus II集成开发环境
第二章 Quartus II集成开发环境
概论
Altera公司的QuartusⅡ集成开发环境根据设 计者的需求提供了一个完整的多平台开发 环境，其包含了整个可编程逻辑器件设计 阶段的所有解决方案，提供了完整的图形 用户界面可以完成可编程片上系统的整个 开发流程的各个阶段，包括输入、综合、 仿真等，在其中设计者可以方便的完成数 字系统设计的全过程。本章将介绍如何在 Quartus II集成开发环境应用VHDL语言进行 数字系统的开发。
第二章 Quartus II集成开发环境
2.1 Quartus II应用基础 2.2 在Quartus Ⅱ集成开发环境中进行VHDL
语言开发
第二章 Quartus II集成开发环境
2.1 Quartus II应用基础
2.1.1 使用图形用户界面 2.1.2 使用EDA工具设计界面 2.1.3 使用命令行可执行界面 2.1.4 Quartus II集成开发环境的应用流程 2.1.5 Quartus II的常用窗口介绍
第二章 Quartus II集成开发环境
思考和练习——综述题
1、请简述使用Quartus II的文本编辑器建立 一个VHDL语言文件并且编写对应代码的步 骤。
2、请简述使用Quartus II创建一个工程的步 骤。
3、功能仿真和时序仿真的区别是什么？ 4、请简述使用Quartus II进行仿真的步骤。
创建一个工程 ① 打开工程设置对话框并且设置工程所在的
文件夹。 ② 将设计文件加入工程。 ③ 选择工程的目标芯片。 ④ 选择工程的综合器和仿真器。 ⑤ 完成工程设置，检查工程设置统计。
第二章 Quartus II集成开发环境
《FPGA系统设计》实验报告》QuartusII软件入门并设计1位半加器
《FPGA系统设计》实验报告》QuartusII软件入门并设计1位半加器
一、设计任务
1、熟悉ALTERA公司EDA设计工具软件QuartusII。
2、熟悉EDA实验箱。
3、学习QuartusII软件。
4、在QuartusII软件中使用原理图输入法设计并实现一个1位半加器。
二、设计过程
1、半加器的设计：电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。
是实现两个一位二进制数的加法运算电路。
2、半加器表达式：进位：co=a and b
和：so=a xnor (not b)
3、半加器原理图、如下：
图1.1 半加器原理图
1.行为描述程序
2．数据流描述程序
3.结构体描述程序
图1.2 半加器实验操作图4、真值表
表1.1 半加器真值表
5、引脚分配图
图1.3 引脚分配图
6、调试过程
将99脚和98脚接到拨码开关，87脚和86脚接发光二极管，当开关全拨至1或全拨至0不亮，反之会亮。
三、总结
通过这次实验，我学会了用VHDL语言实现半加器功能，掌握Quartus‖软件输入设计流程，本次实验我分别用实验箱上的开关K1、K2作为半加器两输入A、B;分别用LED灯LED1、LED2作为半加器的两个输出端S、C。
实验时将实验箱的拨动开关拨向下时为低电平“0”。
拨向上时为高电平“1”，LED高电平时灯亮，低电平时灯灭。
其结果均符合半加器的真值表。
实验1Quartus II开发环境及其设计流程
实验1 Quartus II开发环境及其设计流程一、实验目的与要求1.目的（1）熟悉Quartus II设计平台的界面（2）掌握Quartus II设计平台的常用功能（3）掌握Quartus II开发流程2.要求（1）调试程序要记录调试过程中出现的问题及解决办法；（2）给出每个问题的算法或画出流程图；（3）编写程序要规范、正确，上机调试过程和结果要有记录，并注意调试程序集成环境的掌握及应用，不断积累编程及调试经验；（4）做完实验后给出本实验的实验报告。
二、实验设备、环境计算机，装有QuartusII软件三、方法与步骤(一)在QuartusII下按照原理图设计步骤设计一个半加器并仿真1.操作步骤:(1)输入源文件,选择菜单”File”\”New”,弹出“New”对话框，并选择“Block Diagram/Schematic File”，出现原理图文件的编辑界面。
（2）双击工作区域，出现“Symbol”界面，展开界面左边的Libraries对话框内的primitives等文件夹，并查找与门and2、异或门xor、输入信号线Input、输出信号线Output，并把它们依次拉入原理图编辑区，如图所示（参考）（3）连接各器件，并保存为h_add.bdf文件（4）创建工程：点击“file/new project wizard”菜单选项，并按其提供的步骤创建工程（5）选择目标器件：点击“assignments/settings”菜单选项，选择要编程的芯片型号以及配置方式（6）全过程编译：选择“processing/start compilation”或点击工具栏快捷按钮开始全过程编译（此处的全过程编译包括了分析与综合、适配、装配文件、定时分析、网表文件提取等过程）(7)仿真第一步：选择“file/new”,并点击“other files”的“vector waveform file”，进入波形编辑界面（8）仿真第二步：选择“view/utility windows”的“Node finder”选项，在“filter”框内选择“pins:all”，点击List按钮，出现本设计项目中的所有端口，选择要仿真的端口并拖入波形编辑窗口（9）仿真第三步：编辑输入信号波形（注意观察教师现场演示），并可通过“edit”菜单的“end time”选项设置仿真时间（10）仿真第四步：设置仿真模式，点击“assignments/settings”菜单选项，寻找“filter settings”中的“simulator”选项，选择功能仿真（Functional）或时序仿真(Timing)（11）观察仿真结果，选择“processing/start simulation”或点击快捷按钮，仿真结束后观察并分析输出的仿真波形，检验设计是否正确，如不正确，需查错并修改，重复以上步骤直到仿真波形符合要求。
第2、3章 Altera Quartus II软件开发(FPGA-SOPC)
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
设计流程范例(5)
Requirement Book Functional Design RTL Level Design
ASIC设计流程
Requirement Book Functional Design RTL Level Design Logic Design Circuit Design Physical Design
所需功能的自然语言描述 所需功能的“逻辑语言” 描述 用寄存器、存储器、运算单元和状态机等 实现逻辑功能 细化RTL设计中的模块到触发器和逻辑门 用三极管、电容、电阻等实现电路
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
开始一个新项目
Project: 项目，工程，设计
Quartus2只对项目进行编译，模拟，编程…..
而不对单独的文件，除非把该文件设置为项目
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
2.4.3 使用RTL和状态机查看器分析综合结果
2．状态机查看器
FPGA-CPLD原理及应用
第2&3章 Altera Quartus II软件开发
2.4.3 使用RTL和状态机查看器分析综合结果
3．采用技术映射查看器分析综合结果 提供的是设计的底级或基元级专用技术原理表征，它展示 的是综合后的电路结构。
Altera Quartus II操作
set_location_assignment PIN_160 -to b
#PIN_150--------K2
set_location_assignment PIN_150 -to c
#PIN_149--------K3
set_location_assignment PIN_149 -to e1
case indata is
when"000"=>y<="11111110";
when"001"=>y<="11111101";
when"010"=>y<="11111011";
when"011"=>y<="11110111";
when"100"=>y<="11101111";
when"101"=>y<="11011111";
在完成引脚锁定后，重新进行一次全编译，即可生成用于下载的.sof配置文件。执行全编译后，按如下方法下载配置：
首先点击”下载”按钮，单击Hardware Setup弹出对话框如下图所示，选择Byteblaster II，关闭该对话框，然后载入并选中下载文件，点击Start开始下载
下载成功后，改变K0——K5开关状态，观察LED0——LED7的状态，验证是否满足译码器功能。
when"110"=>y<="10111111";
when"111"=>y<="01111111";
EDA 实验报告
EDA 实验报告系（部、中心）电气信息工程学院姓名王海棠学号 40409125 专业/班级电信09101 成绩教师签名实验一QUARTUSII软件使用一、实验目的1、了解QUARTUSII软件安装与配置的基本方法。
2、熟悉QUARTUSII集成开发环境。
二、实验内容1、安装并配置QUARTUSII。
2、通过创建一个简单的应用工程，初步熟悉QUARTUSII的使用，了解程序开发调试过程。
三、实验设备与仪器1、计算机四、实验步骤一、安装前的准备1.1、Windows XP操作系统（最好不要用Ghost精简版）关掉杀毒软件和防护软件（例如瑞星、360安全卫士），防止安装过程中出现不必要的麻烦。
1.2、QuartusII 7.2安装文件QuartusII和Altera公司配套的IP库。
1.3、QuartusII 7.2破解文件主要有3个文件：license.DAT、Quartus_II_7.2_b151破解器.exe、读我.txt。
二、Tips最好不要把Quartus软件安装到C盘。
三、安装过程3.1、光碟的内容3.2、安装过程选择安装的程序选择了QuartusII和IP库，用户自定义安装（稍后可以选择安装路径）。
EDA 实验报告系（部、中心）电气信息工程学院姓名王海棠学号 40409125 专业/班级电信09101 成绩教师签名实验二LED设计实验一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件QuartusII的使用方法及Verilog HDL的编程方法。
本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。
二、实验内容在DCPLD－2 型CPLD 实验板上准备了8 个发光二极管L1～L8，其硬件原理图如图1 所示。
在DCPLD－2 型CPLD 实验板中，标号LEDl～LED8 与芯片的30、31、33～37 和39 引脚相连，只要正确分配并锁定引脚后，在相应的引脚上输出低电平“o”，就可实现点亮该发光二极管的功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
昆明理工大学信息工程与自动化学院学生实验报告
（2011 —2012 学年第 2 学期）
课程名称： FPGA 开课实验室：信自楼xxx 2012年 03 月 04日年级、专业、班计科xxx 学号Xxxxxxxxx 姓名Xxx 成绩
实验项目名称熟悉Altera Quarstus II 开发环境指导教师Xxxx 教
师
评语教师签名：
年月日
注：报告内容按实验须知中七点要求进行。
一、实验目的
●熟悉QuartusII软件的操作环境。
●熟悉QuartusII软件开发FPGA的基本操作流程。
●可独立使用使用QuartusII软件开发新工程。
二、实验原理
Quartus II 是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。
具有运行速度快，界面统一，功能集中，易学易用等特点。
Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用
户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对第三方EDA 工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。
三、实验内容
本次实验通过给定的工程实例“38译码器”来熟悉Altera QuartusII软件的基本操作、设计、编译以及仿真流程。
基本内容有：
●QuartusII工程创建以及属性设置。
●QuartusII源文件设计输入方式。
●QuartusII约束设计。
●QuartusII工程编译。
●QuartusII功能仿真。
●QuartusII时序仿真。
四、实验步骤
1、工程创建及属性设置
（1）启动QuartusII软件
（2）打开新工程向导
（3）设置工程属性
（4）添加设计文件
（5）选择FPGA器件
（6）完成工程创建
2、设计输入
（1）添加设计文件
（2）配置器件属性
（3）分析工程
3、约束设计
（1）管脚分配
（2）其他约束
4、编译工程
（1）完全编译
（2）编译报告
5、功能仿真
（1）建立仿真文件
（2）添加观察信号
（3）设置仿真时间最小间隔
（4）设置仿真时间长度
（5）添加激励信号
（6）生成功能仿真网格表
（7）开始功能仿真
6、时序仿真
五、实验过程原始记录(数据、图表、计算等)
7、工程创建及属性设置
（7）启动QuartusII软件
（8）打开新工程向导
a)执行菜单命令“File > New Project Wizard”，打开Introduction对话框。
单击“Next”。
（9）设置工程属性
（10）选择所建立工程的工作目录，输入工程名称、顶层实体名
a)工程名称可以是任何名字，建议使用和顶层实体名相同的名字。
b)顶层实体名称必须和顶层文件名字相同！
c)单击“Next”。
（11）添加设计文件
必要时）
单击Add按钮，从其他工作目录中选择所需要的现成的源文件（只是指向该文件位
置）；如果未加入设计文件，可直接单击“Next”，参见后面文件输入步骤。
（12）选择FPGA器件
指定目标器件类型
在“Family”栏中选择“Cyclone II”，其它选项默认即可；
单击“Next”；
（13）完成工程创建
指定第三方对代码进行综合和仿真的工具（需要时）
在安装Quartus II软件时，缺省的情况下安装了综合和仿真工具，也可以选择Quartus II
软件支持的其它综合或仿真工具。
在弹出的对话框中，选择适当的工具，或者什么也不选，单击“Next”。
在最后一步中，显示了在前面几步中所做选择的信息。
确认无误后单击“Finish”。
8、设计输入
（4） 1. 建立一个新文件
（5）用File-New命令，在Device Design Files标签下选择文件类型为“V erilog HDL File”。
（6） 2. 输入HDL语言程序。
（7） 3. 保存文件，文件名与顶层设计实体相同。
在工程环境建立完后，新建的文件自动加入当前工程中。
此处为_3to8code.v。
双击
（8）_3to8code.v可以在工程中打开程序。
（9）用File > Save As…命令（用AHDL语言编写的文件名后缀为.tdf，用VHDL语言编写的文件名后缀为.vhd，用V erilog HDL语言编写的文件名后缀为.v）。
分析工程
9、约束设计
（3）管脚分配
（4）其他约束
10、编译工程
（1）完全编译
打开编译器窗口
执行“Processing> Compiler Tool”命令；
. 编译器选项设置（*此处默认即可，具体设置略过）
用以控制编译过程：指定目标器件系列、Compilation Process设置、Analysis & Synthesis
设置、Fitter设置等——所有选项通过Settings对话框进行设置。
打开Settings对话框的两种方法：
方法一：执行“Assignments > Settings”命令；
方法二：单击工具条上的Settings 按钮。
（2）编译报告
9）功能仿真
（1）建立仿真文件
（2）添加观察信号
方法一：执行“Edit > Insert > Insert Node or Bus”命令，弹出“Insert Node or Bus”
界面；
方法二：在波形编辑器左边Name列的空白处单击右键，在弹出菜单中选择“Insert Node or Bus…”命令，或双击左键，则弹出对话框Insert Node or Bus，在其中选择“Node Finder…”按钮。
（3）设置仿真时间最小间隔
用Edit > Grid Size命令（如这里设置为1s）
（3）设置仿真时间长度
默认为1 s
可根据需要用Edit>End Time命令设置（如这里设置为100s
（4）添加激励信号
在波形编辑器中选择某输入节点，单击窗口左部的图形工具按钮，编辑整个波形；
或拖动鼠标选定信号在某个时间段的区域，单击图形工具按钮；或在选中区域上单击右键，在V alue菜单中选择需要设置的值，编辑该段波形。
在下图中单击图标，分别以1s，2s，4s定义A1、A2、A3。
选定E信号从零开始的某一段，单击图标，置为高电平
（5）生成功能仿真网格表
（6）开始功能仿真
六、实验结果分析、经验总结或结论（例如对实验获取数据的误差
分析、数据处理、成果等。
其中，绘制曲线图时必须用标准计算纸，不得随意用普通白纸绘画）
通过实验，学会了QuartusII的实使用，学会了完整的FPGA设计流程，为今
后的学习打下了基础。