设计二 数字抢答器的设计
数字抢答器的设计(数电课程设计)
数字电路课程设计一、设计任务和要求：1. 抢答器同时供4名选手抢答，抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器进行计时（0~9）。
2. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
3. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。
4. 在“抢答开始”命令发出后，超出规定时间无人抢答，定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红灯亮。
5．在“抢答开始”命令前抢答者，显示违规抢答者序号:红灯亮。
二、总体方案选择：工作原理如框图所示：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器显示0，定时器显示时间（0）；此时,若有人抢答, 为违规抢答,LED显示器显示其编号,并红灯警告.定时器显示不变;主持人将开关置“开始"端，宣布"开始"，抢答器工作，同时定时器计时,选手在定时时间内抢答时，抢答器完成:优先判断, 编号锁存, 编号显示。
若在10秒内无人抢答，10秒到后抢答器自动锁定，计数器停止计数，抢答无效，且红灯亮。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
数字抢答器框图：抢答按钮优先编码锁存器译码电路译码显示电路主持人控控制电路制开关秒脉冲产生定时电路译码电路显示电路三,单元电路设计所用器材芯片数量芯片数量555一片74LS161一片74LS75一片74LS32一片74LS48两片74LS20 一片74L04 一片七段显示管两个74L08一片发光二极管2个74L000 一个电阻6个电容:0.01uf 4.7uf 各一个面包板一块该电路完成两个功能：一是分辨出抢答的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键,操作无效。
数字式竞赛抢答器设计报告
数字式竞赛抢答器设计报告实验日期：学院：班级：姓名：学号：1、设计任务与要求（1）设计一个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。
选做扩展功能：（5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
2、设计原理定时抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分构成，主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成各选手的得分显示功能。
定时抢答器的工作过程是：接通电源时，主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯；抢答开始时，主持人将控制开关拨到“开始”位置，扬声器给出声响提示，抢答器处于工作状态，这时，抢答器完成以下工作：（1）优先编码器电路立即分辨出抢答者编号，并由锁存器进行锁存，然后由译码显示电路显示编号；（2）扬声器发出短暂声响，提醒主持人注意；（3）控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；（4）当选手将问题回答完毕，主持人操作计分开关，计分电路采用十进制加/减计数器、数码管显示。
本轮抢答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
单元电路设计：（1）抢答电路抢答电路包括抢答按钮、优先编码电路、锁存器、译码显示电路。
抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。
1)抢答按钮电路抢答按钮电路由8个按钮开关及限流电阻所组成，如图2所示。
其供电电源选5V与系统电源一致。
限流电阻的确定，一方面要考虑开关断开时，要保证加到编码器（TTL电路）输入端的高电平大于器件所需的最低高电平（如2V）；另一方面又要考虑开关闭合时，不至于有太大电流以增加电源消耗。
抢答器的设计与制作（五篇范例）
抢答器的设计与制作（五篇范例）第一篇：抢答器的设计与制作抢答器的设计与制作抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和ＰＬＤ器件设计抢答器的方法。
1抢答器的基本组成及工作原理1.1抢答器的组成抢答器的一般构成框图如图1.1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。
下面逐一给予介绍。
图1.1抢答器的组成框图（１）开关阵列电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。
开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
（２）触发锁存电路当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
（３）编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。
（４）７段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
（５）数码显示器数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
1.2抢答器的工作原理(1)开关阵列电路图1.2所示为８路开关阵列电路，从图上可以看出其结构非常简单。
电路中，Ｒ1～Ｒ8为上拉和限流电阻。
当任一开关按下时，相应的输出为低电平，否则为高电平。
图1.2开关阵列电路(2)触发锁存电路图1.3所示为８路触发锁存电路。
图中，74HC373为8D锁存器，一开始，当所有开关均未按下时，锁存器输出全为高电平，经８输入与非门和非门后的反馈信号仍为高电平，该信号作为锁存器使能端控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为低电平，则反馈信号变为低电平，锁存器刚刚接收到的开关被锁存，这时其它开关信息的输入将被封锁。
数字逻辑电路课程设计——抢答器
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器采用倒计时计数到0。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。
红灯亮，并在数码管管上显示该抢答选手。
7.如果主持人未启动“开始”键，有人抢答，为提前抢答。
显示其号码，此时红灯亮提示。
三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。
此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。
2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。
如果再次抢答必须由主持人再次操作"开始"状态开关。
四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。
课程设计实验报告-抢答器
课题二数字式抢答器一．数字式抢答器功能概述在举办各种智力竞赛活动中，常常需要确定随是第一个抢答的人。
数字式抢答器利用电子器件可以准确的解决这一问题。
数字式抢答器允许抢答者在规定的时间范围内进行抢答，可以用数字显示抢先者的序号，并配有相应的灯光指示和声报警功能；对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；若规定抢答时间已过，要告示任何输入的抢答信号均无效，除非重新下达抢答命令。
二．任务和要求设计一个数字式抢答器，具体要求如下：1．要求至少控制四人抢答，允许抢答时间为10秒，输入抢答信号是在“抢答开始”命令后的规定时间内，显示抢先抢答者的序号，绿灯亮。
2．在“抢答开始”命令前抢答者，显示违规抢答者的序号；红灯亮。
3．在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（可自行确定）。
4．选做：不仅能显示抢答者的序号并且能显示抢答次序。
三．原理电路和程序设计(一)总体设计电路如下图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示,当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关(二)部分电路介绍1、抢答器电路参考电路如下图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于"清除"端时，当有选手将键按下时74L148的四个输出相与控制74L75的使能端，使其锁存并且让它和开关相与去控制红灯亮，保证报警电路通。
数字逻辑—2人抢答器实验报告
实验报告学院：计算机科学学院专业：年月日姓名学号班级指导老师课程名称数字逻辑成绩实验名称抢答器1．实验目的一．深入了解4D触发器74175、与非门7400以及CP时钟脉冲等单元电路在数字电路中的综合应用。
二.通过实验，弄清抢答器的工作原理，了解数字电路在生活中的应用。
三. 通过实际操作，锻炼、加强自身的动手能力。
2．实验内容一、根据实验电路图，领取两个芯片（74175、7400），数出22根连线，并在电路图上标出接线位置号。
二、根据实验要求，正确使用4D触发器74175和与非门7400芯片构成抢搭器。
三、检查连线，接上电源并给上脉冲，对所作实验进行抢答调试，看是否满足实验要求。
如符合，与小组分享实验心得。
反之，找出出错之处，加以改正。
3．实验环境数字逻辑实验台，74L00, 74L175。
4.实验方法、步骤、程序及测试结果（一）做出抢答器状态图11(A、B同时抢答的状态)不考虑，作为任意项处理。
1为抢答，0 为不抢答。
实验用两个D触发器实现(74175为4D触发器，本实验只用其中两个，将与非门7400和74175按线路连接起来（三）．按照要求画出电路图如下图1所示（标出图中的接线孔数字），所用到的逻辑门如下图2所示(图1)(图2)1.K R接开关（清0作用），CP尽量接频率高的脉冲（低频时可能出现A、B两灯同时亮的情况），K A、K B（用K A、K B两开关表示抢答键）开始时置于0状态，置于0时表示未抢或不抢答。
2.将K A、K B先后置于1状态，观察L A、L B谁先亮，灯亮者为已抢到并具有答题权利。
3.K A、K B所代表的是A、B两人，一旦一方在另一方之前将开关置于1，则具备了抢答优势。
落后方，尽管将开关置于1状态，灯不会亮。
用K R清0后，则新一轮的抢答可开始。
5．功能说明：1.抢答器功能实现说明：由图1可看出，此功能通过触发器反码输出端封闭其他人的抢答，如：当L A灯亮时，Q A(反)为0，通过与门使D B的输入为0，则Q B 的输出为0，所以L B灯不会亮。
数字式竞赛抢答器设计
实验七
实验步骤
1步
抢答触 发锁存 电路
数字式竞赛抢答器设计
2步
编 码 器 犯规 指示 显 示 译 码
3步
数码 管显 示器
反 码 犯规触 发锁存 电路
反 码
定时 电路
复位 电路
抢答器的组成框图
4步
5步
1. 根据设计指标，画出抢答器的组成框图。 2. 根据抢答器的组成框图、设计指标和所提供的集成块设计各个模块的电路图。 3. 根据各个模块之间关系，设计出总电路图。 4. 设计好接线、调试的方案。 5. 逐步接线、调试，解决调试过程中遇到的问题。 6. 记录、整理实验结果，完善电路图。
4.
主持人置开关为“开始”后，开始抢答，第一信号鉴别锁存电路得到信号后， 该组对应的指示灯亮，并用数码管显示抢答组别。要求开始抢答时，数码管 出于消隐(不亮)状态。
5.
设置定时电路，开始抢答后，9秒内未抢答，自动锁定抢答器。如9秒内有 人抢答，则停止计数，倒计数值用数码管显示。
6.
设置犯规电路，对提前抢答组别，即在主持人置开关为“开始”前，开关已 经按下，其对应的“犯规”指示灯亮。
实验七
数字式竞赛抢答器设计
胡俊杰 2006.4
实验七
实验目的
数字式竞赛抢答器设计
1. 学习数字电路综合应用。 2. 学习简单数字系统设计方法。
实验七
设计指标
1. 2. 3.
数字式竞赛抢答器设计
可供4组参赛队抢答，每组1个开关。 开始抢答后，除第一抢答者的开关外，其它抢答开关不起作用。 设置一个主持人操作的开关，有“复位”和“开始”功能，“复位”时不能 抢答。
实验七
实验要求
数字式竞赛抢答器设计
数字抢答器课程设计摘要
数字抢答器课程设计摘要一、课程目标知识目标：1. 让学生理解数字抢答器的基本工作原理，掌握其电路组成及功能。
2. 学会使用数字抢答器进行简单的竞答活动，并能分析其优缺点。
3. 掌握数字抢答器中涉及的电子元件知识，如按钮、LED灯、晶体管等。
技能目标：1. 培养学生动手操作能力，能独立完成数字抢答器的组装和调试。
2. 提高学生问题解决能力，能针对数字抢答器出现的问题进行排查和维修。
3. 培养学生团队协作能力，通过小组合作完成竞答活动。
情感态度价值观目标：1. 培养学生对电子技术的兴趣和爱好，激发学习热情。
2. 培养学生勇于尝试、不断探索的精神，提高创新意识。
3. 增强学生竞争意识和公平意识，培养良好的竞赛道德。
分析课程性质、学生特点和教学要求：本课程为电子技术实践课程，旨在让学生在动手实践中学习数字抢答器的工作原理和组装技巧。
针对初中年级学生，课程内容紧密结合课本知识，注重实践操作和团队合作。
教学要求注重培养学生动手能力、问题解决能力和创新精神，同时关注学生情感态度的培养。
课程目标分解：1. 知识目标：通过讲解、示范和实践活动，让学生掌握数字抢答器的基本原理和电路组成，学会使用和分析竞答活动。
2. 技能目标：通过动手实践，培养学生组装、调试和维修数字抢答器的能力，提高团队协作能力。
3. 情感态度价值观目标：通过竞答活动，培养学生对电子技术的兴趣，激发学习热情，培养良好的竞赛道德。
二、教学内容本章节教学内容紧密围绕课程目标，结合课本相关章节，组织以下内容：1. 数字抢答器原理介绍：讲解数字抢答器的基本工作原理，电路组成，涉及电子元件的功能及相互关系。
2. 电路元件识别与使用：学习按钮、LED灯、晶体管、电阻、电容等电子元件的识别和使用方法。
3. 数字抢答器组装与调试：指导学生按照电路图进行数字抢答器的组装，并学会使用万用表等工具进行调试。
4. 竞答活动组织与实施：设计竞答题目，组织学生进行数字抢答器竞答活动，培养学生的实际操作能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2 数字抢答器的设计2.1 二人数字抢答器的设计一、设计任务：设计一个2人抢答器，采用EPM7128芯片，具体要求如下：（1）两人抢答，先抢为有效，用发光二极管显示是否抢到优先答题权。
（2）每人2位计分显示，答错不加分，答对加10分、20分、30分。
（3）每题结束后，裁判按复位，可重新抢答下一题。
（4）累计加分可由裁判随时清除。
二、设计框图：源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_signed.all;entity qd isport(i1,i2:in bit;reset:in bit;g10,g20,g30:in bit;clk:in bit;cong:in bitlight1, light2:out bit= ’0 ’;t11:out std_logic_vector(6 downto 0):=”0111111”;t12:out std_logic_vector(6 do wnto 0):=”0111111”;t21:out std_logic_vector(6 downto 0):=”0111111”;t22:out std_logic_vector(6 downto 0):=”0111111”); end qd;architecture stru of qd issignal cs1:integer range 0 to 9;signal cs2:integer range 0 to 9;signal a,b:bit:= ’0’;signal 11,12:bit:= ’0’;beginprocess(clk)beginif clk’event and clk = ’1 ’thenif (cong = ’1 ’) thenif (reset = ’1 ’) thenif (i1 = ’0 ’and a = ’0 ’) then 11 <=’1 ’;elsif(i2 = ’0 ’and a = ’0 ’) then 12 <=’1 ’;a <=’1 ’;end if;i f (g10=’0’and 11= ’1 ’and b= ’0 ’)then cs1<=cs1+1;b<=’1 ’; elsif(g20=’0’and 11= ’1 ’and b= ’0 ’)then cs1<=cs1+2;b<=’1 ’; elsif(g30=’0’and 11= ’1 ’and b= ’0 ’)then cs1<=cs1+3;b<=’1 ’; end if;if (g10=’0’and 12= ’1 ’and b= ’0 ’)then cs2<=cs2+1;b<=’1 ’; elsif(g20=’0’and 12= ’1 ’and b= ’0 ’)then cs2<=cs2+2;b<=’1 ’; elsif(g30=’0’and 12= ’1 ’and b= ’0 ’)then cs2<=cs2+3;b<=’1 ’; end if;if (cs1 = 0) then t11<=”01111111”;elsif (cs1 = 1) then t11<=”0000110”;elsif (cs1 = 2) then t11<=”1011011”;elsif (c s1 = 3) then t11<=”1001111”;elsif (cs1 = 4) then t11<=”1100110”;elsif (cs1 = 5) then t11<=”11011101”;elsif (cs1 = 6) then t11<=”1111101”;elsif (cs1 = 7) then t11<=”0000111”;elsif (cs1 = 8) then t11<=”1111111”;elsif (cs1 = 9) then t11<=”1101111”;end if;if (cs2 = 0) then t21<=”01111111”;elsif (cs2 = 1) then t21<=”0000110”;elsif (cs2 = 2) then t21<=”1011011”;elsif (cs2 = 3) then t21<=”1001111”;elsif (cs2 = 4) then t21<=”1100110”;elsif (cs2 = 5) then t21<=”11011101”;elsif (cs2 = 6) then t21<=”1111101”;elsif (cs2 = 7) then t21<=”0000111”;elsif (cs2 = 8) then t21<=”1111111”;elsif (cs2 = 9) then t21<=”1101111”;end if;else 11<=’0’;12<=’0’;a<=’0’;b<=’0’;end if;else cs1<=’0’; cs2<=’0’; 11<=’0’;12<=’0’;end if;light1<=11;light2<=12;t12<=”01111111”;t22<=”01111111”;end if;end process;end stru;说明：当一人抢到优先权，发光二极管亮，另一人再按按键无效；答题结束后，裁判按复位键，方可再次抢答；每人有2个数码管显示累加计分情况，分数分为3档，用按键区别。
2.2 四人数字抢答器的设计在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过抢答器的指示灯显示、数码显示和警示蜂鸣等手段指示出第一抢答者。
同时，还可以设置计分、犯规及奖惩计录等多种功能。
设计要求：（1）设计制作一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。
（2）电路具有第一抢答信号的鉴别和锁存功能。
（3）设置计分电路。
（4）设置犯规电路。
设计方案根据系统设计要求可知，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR，系统时钟信号CLK，计分复位端RST，加分按钮端ADD，计时预置控制端LDN，计时使能端EN，计时预置数据调整按钮TA、TB；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口LEDA、LEDB、LEDC、LEDD，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。
根据以上的分析，可将整个系统分为三个主要模块：抢答鉴别模块QDJB；抢答计时模块JSQ；抢答计分模块JFQ。
对于需显示的信息，需增加或外接译码器，进行显示译码。
考虑到FPGA/CPLD的可用接口及一般EDA实验开发系统提供的输出显示资源的限制，这里我们将组别显示和计时显示的译码器内设，而将各组的计分显示的译码器外接。
抢答鉴别电路的设计与实现抢答鉴别模块用来判断A、B、C、D四组抢答者谁最先按下按钮。
并为显示端送出信号，使观众能够清楚的知道是哪一组抢答成功，是整个系统的核心部分。
同时为下一模块输入信号，以方便裁判为该组加分。
模块如图1所示，系统的输入信号有：各组的抢答按钮A、B、C、D，系统清零信号CLR。
系统的输出信号有：各组的抢答按钮显示端A1、B1、C1、D1，组别显示端STATES[3..0]，同时作为下一模块JFQ模块的输入信号。
图1VHDL实现方法如下所示：ARCHITECTURE ART OF QDJB ISCONSTANT W1: STD_LOGIC_VECTOR:="0001";CONSTANT W2: STD_LOGIC_VECTOR:="0010";CONSTANT W3: STD_LOGIC_VECTOR:="0100";CONSTANT W4: STD_LOGIC_VECTOR:="1000";BEGINPROCESS(CLR,A,B,C,D) ISBEGINIF CLR='1' THEN STATES<="0000";ELSIF (A='1'AND B='0'AND C='0'AND D='0') THENA1<='1'; B1<='0'; C1<='0'; D1<='0'; STATES<=W1;ELSIF (A='0'AND B='1'AND C='0'AND D='0') THENA1<='0'; B1<='1'; C1<='0'; D1<='0'; STATES<=W2;ELSIF (A='0'AND B='0'AND C='1'AND D='0') THENA1<='0'; B1<='0'; C1<='1'; D1<='0'; STATES<=W3;ELSIF (A='0'AND B='0'AND C='0'AND D='1') THENA1<='0'; B1<='0'; C1<='0'; D1<='1'; STATES<=W4;END IF;END PROCESS;在抢答鉴别电路的设计中，A、B、C、D四组抢答，理论上应该有16种可能情况，但实际上由于芯片的反应速度快到一定程度时，两组以上同时抢答成功的可能性非常小，因此可设计成只有四种情况，即ABCD分别为1000、0100、0010、0001，这大大简化了电路的设计复杂性。
计分器的设计与实现在计分器电路的设计中，按照一般的设计原则，按一定数进制进行加减即可。
模块如图2所示，系统的输入信号有：计分复位端RST，加分按钮端ADD，减分按钮端SUB，组别号输入端CHOS[3..0]。