DSP中电源噪声问题
DSP系统抗干扰技术在弧焊电源中的应用
DSP系统抗干扰技术在弧焊电源中的应用摘要：噪声干扰在一定条件下影响和破坏焊接设备或系统的正常工作，同时会导致各方面的误差。
本文从硬件和软件两个方面论述了一些具体的设计，提出了针对性抗干扰措施，并指出了DSP系统抗干扰技术的应用现状及未来的发展方向。
关键词：DSP；弧焊电源；抗干扰技术Digital filtering of welding inverter based on DSPGAO Feng，WU Zhi-sheng(Taiyuan University of Science and Technology, Taiyuan 030024, China)Abstract:The。
antiinterference。
technique。
for。
arcsubmerging。
welder。
controlled。
by。
microcomputer。
is。
developed.。
The。
possible。
origins。
of。
welding。
are。
analyzed.。
On。
the。
basis。
of。
analysis。
some。
measures。
are。
taken。
in。
the。
circuit。
design.。
Testing。
results。
show。
that。
these。
measures。
can。
solve。
the。
problem。
of interference。
which。
influences。
the。
control。
system.Keywords：DSP,。
welding inverter,。
digital?filtering0 前言随着数字化在各行各业有着越来越突出的作用，数字信号处理在其应用的广度和深度方面，正以积极地态势高速发展。
数字信号处理（Digital Signal Processing,简称DSP）是利用计算机或专用设备以数字形式对信号进行采样、变换、滤波、估值、增强、压缩、识别等处理，以得到符合人们需要的信号形式。
dsp电源方案
dsp电源方案一、引言在现代电子设备中，数字信号处理器（Digital Signal Processor，DSP）被广泛应用于音频、视频、通信等领域。
而为DSP提供稳定可靠的电源方案是确保其正常运行的重要前提。
本文将介绍几种常见的DSP电源方案，并分析其优缺点。
二、线性稳压器方案线性稳压器是一种常见的DSP电源方案。
其基本原理是通过电流放大器和反馈控制回路来稳定输出电压。
线性稳压器具有稳定性好、噪声低的特点，适用于对供电质量要求较高的应用场景。
然而，线性稳压器存在一些缺点。
首先，其效率较低，由于其过剩功耗较大，导致能源浪费。
其次，线性稳压器对输入电压波动较为敏感，当输入电压变化较大时，输出电压可能不稳定。
此外，线性稳压器的体积较大，不适用于一些空间有限的应用场景。
三、开关稳压器方案开关稳压器是另一种常见的DSP电源方案。
开关稳压器通过开关管的开关状态控制输出电压的稳定性。
相比于线性稳压器，开关稳压器具有效率高、体积小的优点，适用于功耗较大的应用场景。
然而，开关稳压器也存在一些缺点。
首先，由于其开关管的开关动作会产生功率转换的噪声，使得其输出电压可能带有一定的纹波。
其次，开关稳压器对输入电压的要求较高，当输入电压波动较大时，输出电压也可能不稳定。
此外，开关稳压器的设计和调试难度较大，需要考虑开关频率、滤波电路等因素。
四、混合稳压器方案为了克服线性稳压器和开关稳压器各自的缺点，一种折衷方案是采用混合稳压器方案。
混合稳压器方案结合了线性稳压器和开关稳压器的特点，同时利用两种稳压器的优势，提供更稳定的电源输出。
混合稳压器方案一般采用线性稳压器和开关稳压器串联的方式。
线性稳压器起到滤波和稳压的作用，将开关稳压器输出的纹波进行滤除，提供干净稳定的电源输出。
这种方案有效地解决了开关稳压器输出纹波和线性稳压器效率低的问题。
五、其他电源方案除了线性稳压器、开关稳压器和混合稳压器外，还有一些其他的电源方案可供选择。
DSP系统中的EMC和EMI的解决方案
DSP系统中的EMC和EMI的解决方案在任何高速数字电路设计中，处理噪音和电磁干扰(EMI)都是必然的挑战。
处理音视讯和通讯讯号的数字讯号处理(DSP)系统特别容易遭受这些干扰，设计时应该及早理清潜在的噪音和干扰源，并及早采取措施将这些干扰降到最小。
良好的规划将减少除错阶段中的大量时间和工作反复，可节省整体设计时间和成本。
如今，最快的DSP的内部频率速率高达数GHz，而发射和接收讯号的频率高达数百 MHz。
这些高速开关讯号将会产生大量的噪音和干扰，将影响系统性能并产生电平很高的EMI。
而DSP系统也变得更加复杂，如具有音视讯接口、LCD和无线通讯功能，以太网络和USB控制器、电源、振荡器、驱动控制以及其它各种电路，它们都将产生噪音，也都会受到相邻组件的影响。
音视讯系统中特别容易产生这些问题，因为噪音会引起微妙的性能衰减，但这几乎不会显露在离散的数据之中。
重点是要从设计开始就着手解决噪音和干扰问题。
许多设计第一次都没有通过联邦通讯委员会(FCC)的电磁兼容测试。
如果在早期设计中，在低噪音和低干扰设计方法上花费一些时间，就会减少后续阶段的重新设计成本和产品上市时间的延迟。
因此，从设计一开始，开发工程师就应该着眼于：1. 选用在动态负载条件下具有低开关噪音的电源；2. 将高速讯号线间的串扰降到最小；3. 高频和低频退耦；4. 具有最小传输线效应的优良讯号完整性；如果实现了这些目标，开发工程师就能有效避免噪音和EMI方面的缺陷。
噪音的影响及控制对于高速DSP而言，降低噪音是最重要的设计准则之一。
来自任何噪声源的过大噪音，都会导致随机逻辑和锁相环(PLL)失效，降低可靠性。
还会导致影响FCC认证测试的辐射干扰。
此外，除错一个噪音很大的系统是极端困难的；因此，要消除噪音──若能彻底消除的话──将要求在电路板设计中花费大量心血。
在音视讯系统中，即便是比较小的干扰，也会对最终产品的性能产生显著影响。
例如，音讯撷取和播放系统中，性能将取决于所用音讯编译码的质量、电源噪音、PCB布线质量、相邻电路间的串扰大小等。
高速DSP系统调试中的干扰问题及其解决方法
２硬 件 调试 系统 及 调 试 中的 问题 分 析
硬件调 试系统由两部分 组成 ， 计算 机部分包 括计算 机和通过 Ｉ Ｓ Ａ槽 扩展的模块 ， 其原理 如图 １所示 。图 １中
选择 了可编程逻辑器件 Ｇ Ｌ ０ ８ Ａ ２ Ｖ Ｂ为译码器 ， Ｐ 以 ｃ机地 址总线的低 １ 位 以及读 信号 （Ｏ 和写信 号 （Ｏ ） １ ＩＲ） ＩＷ 作
摘 要： 介绍 了高速 Ｄ Ｐ系统 调 试 中会 出现 的干扰 问题 Ｓ
进行完一 次读写操作控制寄存器中的地址都会 自动加一 以便进行下一个读写操作。
ｒ 一 一 一 一 一 一 一 一 一 一 一 一 一 一 一 ］
以 及 系统 的 解 决 方 案 。
关键 词 ： Ｓ ； Ｄ Ｐ 干扰 ； 声 噪
维普资讯
高 速 Ｄ Ｐ系统 调 试 中的 干 扰 问题 及 其解 决 方 法 Ｓ
张 涛， 李 璐， 吴 峻 ， 少克 刘
（ 国防 科学技术 大学 ， 南长沙 ４ ０ ７ ） 湖 １０ ３
Ｄｉｔ ｒ ｎｃ ｓ ｉ Ｄｅ ｓ ｕ ｂａ ｅ ｎ ｂｕｇ ｉ ｇ Ｓｐ ｅ ｇ ｎｇ Ｈｉ ｈ ｅ ｄ ＤＳＰ ｓｅ ｓａ ｄ ｔ ｌ ｉ ｎｓ Ｓｙ ｔ ｍ ｎ ｉｓ Ｓｏ ｕｔｏ
总 线 ， 过 它 可 以访 问 Ｄ Ｐ中 ｌ 通 Ｓ ６位 的 数 据 存 储 器 和 ２ ４
机和应用模块之 间的通信 干扰变 得不 容忽视 ， 干 扰技 抗 术 的研究也就 随着发展 。一般 电路系统 的干 扰包括 ： 电
源 干扰 、 地线干扰和传输线干扰 ， 电源 干扰和地线 干扰主
要会使系统的工作 电源产 生漂移 ， 而使 系统 工作不 稳 从 定 。高频应用模块 之间通信的干扰主要 是 由于传输线 上
DSP的160个经典问题
[原创]做DSP最应该懂得157个问题（回答）做DSP最应该懂得157个问题（回答）一.DSP系统设计100问一、时钟和电源问：DSP的电源设计和时钟设计应该特别注意哪些方面？外接晶振选用有源的好还是无源的好？答：时钟一般使用晶体，电源可用TI的配套电源。
外接晶振用无源的好。
问：TMS320LF2407的A/D转换精度保证措施。
答：参考电源和模拟电源要求干净。
问：系统调试时发现纹波太大，主要是哪方面的问题？答：如果是电源纹波大，加大电容滤波。
问：请问我用5V供电的有源晶振为DSP提供时钟，是否可以将其用两个电阻进行分压后再接到DSP的时钟输入端，这样做的话，时钟工作是否稳定？答：这样做不好，建议使用晶体。
问：一个多DSP电路板的时钟，如何选择比较好？DSP电路板的硬件设计和系统调试时的时序问题？答：建议使用时钟芯片，以保证同步。
硬件设计要根据DSP芯片的时序，选择外围芯片，根据时序设定等待和硬件逻辑。
二．干扰与板的布局问：器件布局应重点考虑哪些因素？例如在集中抄表系统中？答：可用TMS320VC5402，成本不是很高。
器件布局重点应是存贮器与DSP的接口。
问：在设计DSP的PCB板时应注意哪些问题？答：1.电源的布置；2.时钟的布置；3.电容的布置；4.终端电路；5.数字同模拟的布置。
问：请问DSP在与前向通道(比如说AD)接口的时候，布线过程中要注意哪些问题，以保证AD采样的稳定性？答：模拟地和数字地分开，但在一点接地。
问：DSP主板设计的一般步骤是什么？需要特别注意的问题有哪些？答：1.选择芯片；2.设计时序；3.设计PCB。
最重要的是时序和布线。
问：在硬件设计阶段如何消除信号干扰（包括模拟信号及高频信号）？应该从那些方面着手？答：1.模拟和数字分开；2.多层板；3.电容滤波。
问：在电路板的设计上，如何很好的解决静电干扰问题。
答：一般情况下，机壳接大地，即能满足要求。
特殊情况下，电源输入、数字量输入串接专用的防静电器件。
基于DSP的变频调速系统电磁干扰问题
基于DSP的变频调速系统电磁干扰问题1 电磁干扰(EMI)分析1.1 电磁干扰的概念及途径电磁干扰产生于干扰源，他是一种来自外部和内部的并有损于有用信号的电磁现象。
干扰经过敏感元件、传输线、电感器、电容器、空间场等形式的途径并以某种形式作用，其干扰效应、现象普遍存在，形式各异，称之为传导干扰，他按带不带信息可以分为信息传导干扰源和电磁噪声传导干扰源两类。
信息传导干扰源是指带有的无用信息对模拟通道的干扰。
电磁噪声传导干扰源是指不带任何信息的电磁噪声对变频系统的干扰。
传导电磁干扰传输通道可以分为电容传导耦合(或称电场耦合)、电阻传导耦合(或公共阻抗耦合)及电感传导耦合(或互感耦合)。
电容传导耦合是指干扰源和信号传输线(包括印制电路线)之间通过导线以及部件的电容互相交链而构成的电磁传导耦合。
电阻传导耦合是指干扰源和信号传输线(包括印制电路线)之间通过公共阻抗上的电流或电压交链而构成的传导电磁耦合。
电感传导耦合实质上是磁场耦合。
1.2 数字变频调速系统电磁干扰问题数字变频调速系统中这3种情况都存在，电阻传导耦合和电感传导耦合的表现尤为明显，主要是参考地的设计、印制线路板的设计和高低压的隔离，模拟接口电路中易受到功率电路的影响。
DSP的电磁兼容特性主要反映在管脚信号电气特性上。
DSP的输入输出信号多数是数字信号，其外部接口电路也多数是数字电路，包括功率器件IPM也工作在开关状态，整个系统具有明显的数字电路特征，只有电流反馈环路是模拟信号，通过DSP的片内A/D转换器将模拟信号转成数字信号进行处理，再控制PWM的输出来实现闭环控制。
在本设计中电磁干扰的表现具体分析为以下几点。
(1)瞬态脉冲干扰对数字电路的影响数字信号处理器以二进制码为基础。
用高、低电平来表示二进制数据，并通过各种电路来描述信号特征，从而达到控制对象的目的。
瞬态脉冲干扰将严重地影响了数据传输和控制。
基于DSP的数字电源控制技术研究
基于DSP的数字电源控制技术研究数字信号处理（DSP）技术已经渗透到了各种电子设备中，为这些设备提供了高度的灵活性和智能化控制。
在电源控制技术领域，DSP也被广泛应用，促进了数字电源控制技术的发展。
本文将介绍基于DSP的数字电源控制技术研究。
一、数字电源控制技术数字电源控制技术是一种数字信号处理技术，它使用数字芯片作为电源控制器，实现对电源系统进行准确的控制。
数字电源控制技术具有很强的控制精度、响应速度和稳定性，可以保证电源系统的安全性、稳定性和高效性。
它与传统的模拟电源控制技术相比，具有更高的灵活性和更好的控制性能。
二、基于DSP的数字电源控制技术基于DSP的数字电源控制技术是数字电源控制技术的一种形式，它利用DSP芯片作为电源控制器进行进行信号处理和控制。
DSP在数字电源控制技术中的应用，主要体现在三个方面：数字控制、数字滤波和数字调制。
数字控制是指将控制信号从模拟信号转换成数字信号，并使用DSP芯片对数字信号进行处理，实现电源控制。
利用DSP芯片可以实现高速、高精度、多通道、多模式的数字控制，具有更好的控制性能。
数字滤波是指利用数字信号处理技术对电源系统中的信号进行滤波，消除噪声和杂波等干扰信号，从而保证电源系统电路中的信号质量。
DSP芯片具有强大的数字滤波功能，可以满足电源系统中不同频段信号的滤波要求。
数字调制是指利用数字信号处理技术实现电源中不同的调制方式，如PWM调制、SPWM调制、SVPWM调制等。
DSP芯片具有灵活的数字调制功能，可以实现多种数字调制方式，并选择合适的调制方式对电源系统进行控制。
三、数字电源控制技术在电源系统中的应用数字电源控制技术在电源系统中的应用非常广泛，可以应用于各种类型和规模的电源系统，如低压、中压和高压电源系统、直流和交流电源系统等。
1. 电力电子设备数字电源控制技术可以应用于电力电子设备中，如变流器、逆变器、交流电机驱动器、直流电机驱动器、风力发电机、太阳能发电等，对电力电子设备的输出特性进行数字控制，提高了电力电子设备的效率、稳定性和性能。
做DSP最应该懂得157个问题(回答)
做DSP最应该懂得157个问题（回答）四.5V/3.3V如何混接？TIDSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。
在这些系统中，应注意：1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。
2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成3.3V的信号。
3)仿真器的JTAG口的信号也必须为3.3V，否则有可能损坏DSP。
五.为什么要片内RAM大的DSP效率高？目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。
片内RAM同片外存储器相比，有以下优点：1)片内RAM的速度较快，可以保证DSP无等待运行。
2)对于C2000/C3x/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。
3)片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。
4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。
六.为什么DSP从5V发展成3.3V？超大规模集成电路的发展从1um，发展到目前的0.1um，芯片的电源电压也随之降低，功耗也随之降低。
DSP也同样从5V发展到目前的3.3V，核心电压发展到1V。
目前主流的DSP 的外围均已发展为3.3V，5V的DSP的价格和功耗都价格，以逐渐被3.3V的DSP取代。
七如何选择DSP的电源芯片？TMS320LF24xx：TPS7333QD，5V变3.3V，最大500mA。
TMS320VC33： TPS73HD318PWP，5V变3.3V和1.8V，最大750mA。
TMS320VC54xx：TPS73HD318PWP，5V变3.3V和1.8V，最大750mA；TPS73HD301PWP，5V变3.3V和可调，最大750mA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
DSP中电源噪声问题
具有较高时钟率和速度的高速DSP系统设计正在变得日益复杂。
结果，增加了噪声源数。
现在，高端DSP的时钟率(1GHz)和速度(500MHZ)产生可观的谐波，这些是由于PCB线迹的作用如同天线所致。
由此引起的噪声使音频、视频、图像和通信功能降低并对达到FCC/CE商标认证造成问题。
为了降低电源噪声，对于高速DSP系统设计人员来讲，识别和找出可能的噪声原因以及采用良好的高速设计实践是关键。
本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。
降低交扰
交扰是一个重要的噪声源。
在高速系统中，信号地通路依赖于工作频率。
对于低速信号(<10MHZ)，电流经过最小电阻地通路(最短通路)返回到源。
在10MHZ以上，情况就不同。
经电流最小电感地通路返回。
重要的是返回信号以电流分布传播(图1)，这意味着相邻信号的返回通路可能容易重叠，导致交扰。
降低交扰的技术有：线迹间距加大，增加地线，降低谐波分量和线迹端接技术。
在高速DSP系统中，加倍信号间的线迹间距，可降低环路重叠，使交扰降低4倍。
对于差分信号(Earthnet或USB)，建议间距所产生的信号对应具有所需的匹配阻抗。
另外，关键信号(即时钟)应屏蔽，路由信号在电源和地平板之间的内层，或把一个地平板放置在关键信号下面层上。
在再制板上加信号线时，应包括一个并联地线。
这可能提供高速电流返回通路并在电流环路中产生最小面积。
这个附加的通路，确保返回电流不产生大的环路和拾取噪声。
在降低交扰时，评价快速沿所引起的谐波和干扰是重要的。
例如，在线迹上增加串联终端电阻器，会使上升时间(Tr)减慢，这是有效地降低谐波分量的方法。
噪声幅度曲线在低频能较好地衰减谐波分量(图2)。
线迹可做为传输线(在上升时间Tr小于2倍传播延迟时)。
因此，应保持线迹尽可能的短。
若线迹的长度足以做为传输线，则用串联终端(电阻器与输出驱动器串联)或并联终端(在负载处电
阻器到地)接线。
若电阻器与所用线迹PCB阻抗匹配，则可以降低传输线反射和瞬变。
锁相环
锁相环(PLL)是另一个重要的噪声源。
在某些DSP中正日益采用模拟和数字版本PLL(图3)。
隔离到PLL电源时，用π形滤波器去除高频噪声是有效的。
但它对去除低噪声作用不大，需要用多级滤波器网络。
然而，在快速开关电路中，一个低压降(LDO)稳压器是更适合的，因为这种器件在低频具有高电源抑制比(PSRR)。
若设计的系统运行在噪声环境(如汽车、电/机装置)，具有较大的低频瞬变，则应选择高PSRR稳压器。
分离模拟和数字地对于隔离来自模拟部分的数字噪声有帮助。
对于低速电路这样做也是良好的。
然而，对于高速电路(例如视
频部分)应避免分离地。
快速开关电流需用最小的电流环路，而
隔离地阻止来自选择通路的电流。
因此，将选择另外通路到源，这最终导致势差、电流流和辐射。
在数字数据进入点把模拟和数字地短接在一起，可提供一个直接通路而不影响低频信号。
信号朝实际的最短返回路径到源，而不是短路的通路。
电容器应用
适当地应用电容器是降低噪声的有效方法。
去耦电容器提供一个低阻抗到地通路来旁路不希望的高频能量。
可以用体电容器来旁路低频到地，以及用去耦电容器提供本地电荷存储。
对于去耦电容器没有最好的值，这是因为反作用影响。
通常，电容器阻抗随频率和电容降低。
当信号频率超过谐振频率时，电容器变成电感而不再是一个有效的滤波器。
尽管低阻抗和更多电荷存储能降低下降，但对于高频信号，高值电容器不是最佳的。
理想地，在电源地应包含一个高值和一个较低值电容器。
若不能实现，用一个0.01礔电容器是一个可接受的折衷方案。
应该用较对大的体电容器，至少10倍于总去耦电容器。
例如，在100KHZ，100礔电解电容具有0.6Ω左右的等效串联电阻(ESR)，同样值的钽电容具有0.12Ω左右的ESR，这使得钽电容更适合体电容器。
对于去耦陶瓷电容优于聚酯电容器。
例如，在1MHZ，0.1礔陶瓷电容器具有0.12Ω左右的ESR，而1.0礔聚酯电容器具有0.11Ω的ESR。
去耦电容器应放置在PCB底端靠近器件引脚处。
对于高速DSP，去耦电容器应放置在每个电源引脚处。
若空间不允许这样
做，也应尽可能地放置在器件周围。
复杂DSP去耦的一种有效方法是从对角划两个虚线构成一个X(图4)。
然后独立分析4个区域的每个区域。
为使得体电容器靠近去耦电容器，把它们放置在板的顶端。
这种定位使线踪最短，同时可降低辐射和寄生电感。
以TI公司的OMAP5910 DSP为例，特别注意包含数字PLL 和外部存储器接口的区域(图4中左边区域)。
该器件有13个芯核电压引脚，峰值芯核电流耗电170mA(平均每个引脚13mA)。
在该区域的3个芯核电压引脚包括数字PLL和外部存储器接口，耗电39mA。
为了保证精度，在确定电容器大小时，增加100%容限(即78mA)是合适的。
必须消除峰值I/O电流。
应采用谨慎的方法，假定在此区域所有54个I/O线同时开关4 mA，这将导致216 mA通过此区域的8个I/O电压引脚。
随着芯核和I/O电压工作不同频率，必须用合适大小的电容器去耦电源。
在此实例中，用下面的公式计算，计算的芯核电容为0.0078礔,对于216mA I/O 电流所需电容为0.22礔：C=I(dv/dt) 其中I为峰值电流，dv为最大所允许的纹波电压(假定10mV)，dt为上升时间(假定1ns,OMAP5910典型值)。
所以，芯核电容C=78mA×(1ns/10mv)=0.0078礔
在OMAP5910 BGA 封装中，对于每个区域的4个电容器都有足够的空间，没有一个是用于每个芯核电源引脚的。
因此，为了去耦芯核电压引脚，最好选择两个电容器，其总值为0.0078礔(配置两个0.0047礔陶瓷电容器，以使从引脚到地有最短距离)。
必须考虑开关频率。
芯核部分在150MHz开关转换，而8个I/O引脚在75MHz开关转换。
可以用另外两个电容器位置来去耦I/O电压引脚(即用两个自谐波振频率75MHz以上的0.01礔陶瓷电容器提供0.022礔)。
体电容器值
在此实例中，DSP总芯核电压电流为338mA。
用上面的公式计算电容为0.0338礔。
做为体电容应该是10倍去耦电容值，大约为0.39礔。
对于I/O电压，进行同样的处理，得到0.84礔电容，给出总电容1.23礔。
对于体电容器，每个提供3.075礔(1.23礔除以4，然后乘以10)，应该把它加到每个区域上。
现在可得到的最小体电容值是做为表面贴装元件的4.7礔，此电容值在本例
中工作良好。
如果没有表面贴装电解电容，应选择钽体电容器。
对于4个区域的每个区域去耦和体电容值可以用这种方法计算，并示于图4。