数字逻辑第五章课后习题答案
数字逻辑-习题以及习题答案
AD
F的卡诺图
ACD
G的卡诺图
根据F和G的卡诺图，得到：F G
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题 3.4 在数字电路中，晶体三极管一般工作在什么状态？
答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第3章习题
111110
1100110
⊕ ⊕⊕⊕ ⊕
10 000 1
⊕ ⊕⊕⊕ ⊕⊕
10 101 01
⑵ (1100110)2 = 64+32+4+2 = (102)10 = (0001 0000 0010)8421码
(1100110)2 =( 101?0101 )格雷码
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第2章习题
2.2 用逻辑代数的公理、定理和规则证明下列表达式：
⑴ AB AC AB AC
⑵ AB AB AB AB 1
⑶ AABC ABC ABC ABC
证⑴：AB AC
AB AC
A B A C
AA AC BA BC
证⑶：AABC
A A B C
AB AC
第1章习题 1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？
答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。
湖南理工学院计算机与信息工程系通信教研室 陈进制作
第1章习题 1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。
第2章习题 2.8 ⑴ ②求出最简或-与表达式。
两次取反法
圈0，求F 最简与或式。
第5章课后习题参考答案
第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。
（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。
（1）实现4变量一致电路。
（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。
1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。
水箱中设置了3个水位检测元件A、B、C，如图（a）所示。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
《数字逻辑》鲍家元、毛文林高等教育出版社课后答案【khdaw_lxywyl】
kh da w. co m
答 案 网
课后答案网
2.21 直接根据逻辑表达式，填写卡诺图并化简下列各式为最简 “与或”表达式。 ⑴ F = B+AC ⑵F=D
2.26 如果输入只有原变量而无反变量。用禁止法将下列函数转换 成可用最少的与非门实现，并画出逻辑图。 ⑴ F = AC BC AB BC (逻辑图略) ⑵ F = AABC•BABC ⑶ F = C AB B AB (逻辑图略) ⑷ F = XY Z (逻辑图略) 2.29 确定习图2-1中的输入变量，并使输出功能为： F (A,B,C,D) = ∑m(6,7,12,13 ) 解： F (A,B,C,D) = (AB) ⊕(BC)
(5) F = (B+C+D) (B+C+D) (A+C+D)
ww
⑹ F = D+BC+ABC = (B+C+D) (B+C+D) (A+C+D)
w.
⑸ F = AC+BD = (A+C) (B+C)
课
= (A+D) (B+C) (B+D)
后
(6) F = (B+D) (B+C) (A+C+D) (A+C+D) ⑶ F = ABC+ABD+ACD (7) F = CE = (A+C) (C+D) (B+D) (A+B+C) (8) F = (A+D) (B+D) (A+B+C) (B+C+E) (A+C+E) ⑷ F = AB+CD = (C+D) (B+C) (A+C) 或
《数字逻辑》(第二版)习题答案 第五章
习题五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：①由逻辑门电路组成，不包含任何记忆元件；②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑电路具有如下特征：○1电路由组合电路和存储电路组成，具有对过去输入进行记忆的功能；○2电路中包含反馈回路，通过反馈使电路功能与“时序”相关；○3电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表1 状态表现态y2 y1次态y2 ( n+1)y1(n+1) /输出Zx2x1=00 x2x1=01 x2x1=11 x2x1=10ABCD B/0B/0C/0A/0B/0C/1B/0A/1A/1A/0D/0C/0B/0D/1A/0C/0解答根据表1所示状态表可作出对应的状态图如图1所示。
图13. 已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能 。
图 3 解答○1 根据电路图可写出输出函数和激励函数表达式为xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4现态 y 2 y 1 次态 y 2( n+1)y 1(n+1)/输出Zx=0 x=1 00 01 10 1100/0 00/0 00/0 00/001/1 11/0 11/0 11/1○3 由状态图可知，该电路为“111…”序列检测器。
数字逻辑第5章习题参考解答
5.31BUT门的可能定义是: “如果A1和B1为1, 但A2或B2为0, 则Y1为1；Y2的定义是对称的。
”写出真值表并找出BUT门输出的最小“积之和”表达式。
画出用“与非-与非”电路实现该表达式的逻辑图, 假设只有未取反的输入可用。
你可以从74x00、04.10、20、30组件中选用门电路。
解: 真值表如下A1 B1 A2 B2 Y1 Y2 A1 B1 A2 B2 Y1 Y20 0 0 0 0 0 1 0 0 0 0 00 0 0 1 0 0 1 0 0 1 0 00 0 1 0 0 0 1 0 1 0 0 00 0 1 1 0 1 1 0 1 1 0 10 1 0 0 0 0 1 1 0 0 1 00 1 0 1 0 0 1 1 0 1 1 00 1 1 0 0 0 1 1 1 0 1 00 1 1 1 0 1 1 1 1 1 0 0利用卡诺图进行化简, 可以得到最小积之和表达式为Y1=A1·B1·A2’+A1·B1·B2’Y2=A1’·A2·B2+B1’·A2·B2Y2采用74x04得到各反相器采用74x10得到3输入与非采用74x00得到2输入与非5.32做出练习题5.31定义的BUT门的门级设计, 要求以cmos实现时使用的晶体管数目最少, 可以从74x00、04.10、20、30组件中选用门电路.写出输出表达式（不一定是二级“积之和”）并画出逻辑图。
解: cmos晶体管用量: 反相器2个2输入与非门4个3输入与非门6个为了尽量减少晶体管用量, 可以采用下列表达式, 以便实现器件的重复使用：F1=(A1·B1)·(A2’+B2’)=(A1·B1)·(A2·B2)’=[(A1·B1)’+(A2·B2)’’]’F2=[(A2·B2)’+(A1·B1)’’]’电路图：晶体管用量: 20只（原设计中晶体管用量为40只）5.34已知函数 , 说明如何利用练习题5.31定义的单个BUT 门和单个二输入或门实现F.解: BUT 门输出采用最小项和的形式表达为()∑=2,2,1,114,13,121B A B A Y ，()∑=2,2,1,111,7,32B A B A Y将两个输出相或就可以得到要求实现的函数。
数字逻辑(科学出版社第五版)课后习题答案综述
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制49 110001 6153 110101 65127 1111111 177635 1001111011 11737.493 111.1111 7.7479.43 10011001.0110111 231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010 10 12111101 61 751011100 92 1340.10011 0.59375 0.46101111 47 5701101 13 153.将下列十进制数转换成8421BCD码1997=0001 1001 1001 011165.312=0110 0101.0011 0001 00103.1416=0011.0001 0100 0001 01100.9475=0.1001 0100 0111 01014.列出真值表，写出X的真值表达式A B C X0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1 X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1) (A⊕B)⊕C=A⊕(B⊕C)A B C (A⊕B)⊕C A⊕(B⊕C)0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 01 0 0 1 11 0 1 0 01 1 0 0 01 1 1 1 1所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C0 0 0 1 10 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 07.证明下列等式（1） A+A B=A+B证明：左边= A+A B =A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2) ABC+A B C+AB C =AB+AC证明：左边= ABC+A B C+AB C = ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C ) =AB+AC =右边（3） E D C CD A C B A A )(++++=A+CD+E 证明：左边=E D C CD A C B A A )(++++ =A+CD+A B C +CD E =A+CD+CD E =A+CD+E =右边（4） C B A C B A B A ++=C B C A B A ++证明：左边=C B A C B A B A ++=C B A C AB C B A B A +++)( =C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式9.将下列函数展开为最小项表达式 (1) F(A,B,C) = Σ(1,4,5,6,7)(2) F(A,B,C,D) = Σ(4,5,6,7,9,12,14) 10.用卡诺图化简下列各式（1）C AB C B BC A AC F +++=化简得F=C(2)C B A D A B A D C AB CD B A F++++=F=D A B A +（3） F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)化简得F=D BC D C A BC A C B D C ++++(4) F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)化简得F=AC AD B A ++11.利用与非门实现下列函数，并画出逻辑图。
《数字逻辑》第5章习题答案
S3 01 11 10 C4
S2
S1
S0 C0
74LS283
A3 A2 A1 A0 B3 B2 B1 B0 1
【5-12】解：
1. 输出 F 的表达式为
F C0 AB C0 AB C1 AB C0 AB C1C0 AB
2. 用八选一数据选择器和门电路实现逻辑图如图 A5.12 所示。图中 D0=D3=D4=D7=B；D1=1；D2=0；D5=D6= B
F C1 C0 A F
2 MUX 1 G0 74LS151 7 0 EN 0 1 2 3 4 5 6 7 "1" B
图 A5.12
【5-13】解： 1. 输出函数表达式为
L AB
G AB
Q AB AB
该电路为一位数码比较器。 2. 将一位数码比较器的输出 L、Q、G 接到 74LS85 的串行输入端即可。 【5-14】解： 设合格为“1” ，通过为“1” ；反之为“0” 。根据题意，列真值表见表 A5.14。
0 0 0 1 0 0 0 1 0 1 0 1
化简可得
F ACD BCD ABCD ABCD AB(C D).CD AB
【5-16】解： 由图可知表达式为
Y ACD ABD BC CD
当 B=0 且 C=D=1 时：Y= A A 当 A=D=1 且 C=0 时：Y=B+ B 当 B=1,D=0 或 A=0,B=D=1 时：Y=C+ C 当 A=0,C=1 或 A=C=1,B=0 时：Y=D+ D 【5-17】解： 根据题意，列真值表见表 A5.16。
图 A5.5
P 1 AB ACD
数字逻辑第五章课后习题答案
&
&
&
&
X1
X2
X3
设计的脉冲异步时序电路
5-3、解：
X1
X3 x2 >
X3
A/0
<
X1
B/0
X3 X2
D/1
X1 X3
X1
X2
X2
C/0
原始状态图
现态
y A B C D
次态 yn+1
x1
x2
x3
B
A
A
B
C
A
B
A
D
B
A
A
原始状态表
输出
Z 0 0 0 1
5-4、解：（1）写出电路的激励函数和输出函数表达式： Y2=x2+x1y2 y—1+x—1y1; Y1=x2x1+x1y2—+x2—y1;Z=x2—y1 —
x2x1=11 c/-
c/-
c/-
○c /1
○c /1
最简流程表
x2x1=10 b/○b /1 b/-
12 3 45 67 8
CP Q1 Q2 Q3
时间图
5-2、解：表所示为最小化状态表，根据状态分配原则，无“列”相
邻（行相邻在脉冲异步时序电路中不适用。），在“输出”相邻
中，应给 AD、AC 分配相邻代码。取 A 为逻辑 0，如下卡诺图所示，
状态赋值为：A=00，B=11；C=01；D=10。于是，二进制状态表如
J3 K3 CP3 010 010 110 010 011 011 111 011
次态
Q1(n+1) Q2(n+1 ) Q3(n+1)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10 d 1 d 1 0 1 0 0 1 d d 1 0 0 1
激励、输出函数卡诺图
得激励方程和输出方程：CP2=x2;D2=x1+—Q2 x2+x3;CP1= —Q2 x2+x3;D1=
—Q1x2+
—
—
Q1x3;Z=x3Q1+
—
x3Q2.
Z
o C
D2 o
& & &
≥1
0 C
D1 o
≥1
≥1
≥1
&
&
该电平异步时序电路为 01 11 10 00 序列检测器。
5-5、解：
时间图如下
5
X2 X1 Z
原始总态图
6
原始流程表
二次状态
激励状态/输出状态(Y/Z)
y
x2x1=00
x2x1=01
x2x1=11
x2x1=10
1
○1 /0
5/-
-/-
2/-
2
1/-
-/-
3/-
○2 /1
3
-/-
4/-
○3 /0
Q2 Q1 0 1
0AD
1CB
Q Q n+1 n+1 21
00 01 10 11
CP d 或 0 1 1 d 或 0 D 触发器的激励表
状态编码 D 0
d 1 0 1
d
2
Q Q n+1 n+1 21
CP
JK
d
0d
00
或
0
dd
01
1
1d
10
1
d1
d
d0
11
或
0
dd
JK 触发器的激励表
X1x2x3
CP2
D2
CP1
D1
Z
Q2Q1 100 010 001 100 010 001 100 010 001 100 010 001 100 010 001
00 0 1 0 d 1 d 0 1 1 d 1 1 0 0 1
01 0 1 0 d 1 d 0 1 1 d 0 0 0 0 1
11 d 1 d 1 0 1 0 0 1 d d 0 0 0 0
Q n+1 3
=
Q2 —Q3
(Q1 的下降沿触发)
(2) 作状态真值表：
输入
现态
CP
Q1 Q2 Q3
1
000
J1 K1 CP1 111
1
001
111
1
010
111
1
011
111
1
100
111
1
101
111
1
110
111
1
111
111
(3)作状态图表如下：
激励函数
J2 K2 CP2 110 010 110 010 011 022 111 011
如下，根据 D 触发器的激励表可画出 CP2、D2、CP1、D1、Z 的卡诺图， 得到激励函数和输出函数，以及画出所设计的脉冲异步时序电路。
现态
次态/输出 Z
Q2Q1
X1
X2
X3
00
00/0
11/0
01/1
01
01/0
10/0
00/1
11
11/0
01/0
10/0
10
10/0
00/0
11/1
二进制状态表
数字逻辑第五章课后习题答案
5-1、解：(1) 列出电路的激励函数和输出函数表达式：
J1 K1 1 CP1 CP
J
2
Q3,
K2
1
CP2 Q1
J3
Q2 Q3, K3
1
CP3 Q1
所以各触发器的状态方程为：
Q n+1 1
= —Q1
(CP 的下降沿触发)；
Q n+1 2
= —Q2 —Q3
(Q1 的下降沿触发);
&
&
X1
X2 设计的脉冲异步时序电路
X3
3
5-3、解：
X1
X3 x2
>
X3
A/0
X1 < B/0
X3 X2
D/1
X1 X3
X1
X2
X2
C/0
原始状态图
现态 y A B C D
次态 yn+1
x1
x2
x3
B
A
A
B
C
A
B
A
D
B
A
A
原始状态表
输出 Z 0 0 0 1
5-4、解：（1）写出电路的激励函数和输出函数表达式： Y2=x2+x1y2 — y1+x—1y1; Y1=x2x1+x1— y2+x—2y1;Z=x—2 —y1 (2)作状态流程表：
4
设输入状态 x2x1 的变化序列为 00 01 11 10
00 10 11
01.初始总态为（x2x1,y2y1）=(00,00).
从本题的状态流程表推演出总响应序列为
总态响应序列表
时刻
t0
t1
t2
t3
t4
t5
t6
t7
t8
输入 x2x1 00 01 11 10 00 10 11 01 00
总态
(00,00) (01,00) (11,01) (10,11) (00,10) (10,00) (11,10) (01,11) (00,01)
6/-
4
1/-
○4 /1Βιβλιοθήκη 3/--/-5
-/-
○5 /0
3/-
-/-
6
1/-
-/-
3/-
○6 /0
5-6、解：从隐含表得相容状态对有：（1,3）、（2,4）、（2,5）、
（4,5）、（5、6）。
做合并图得最大容类为（1,3）、（2,4,5）、（5,6）。
用 a 代表（1,3），b 代表（2,4），c 代表（5,6）得最小化流程表：
J3 K3 CP3 010 010 110 010 011 011 111 011
次态
Q1(n+1) Q2(n+1 ) Q3(n+1)
1
0
0
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
1
0
0
0
100
010
110
000
101
001
111
011
(4) 功能描述：由状态图可知，此电路为一带自启动能力的六进制 计数器。
12 3 45 67 8
CP Q1 Q2 Q3
时间图
1
5-2、解：表 5.29 所示为最小化状态表，根据状态分配原则，无
“列”相邻（行相邻在脉冲异步时序电路中不适用。），在“输出”
相邻中，应给 AD、AC 分配相邻代码。取 A 为逻辑 0，如下卡诺图所
示，状态赋值为：A=00，B=11；C=01；D=10。于是，二进制状态表
二次状态 y2y1 00 01 11 10
x2x1=00 00 /1 11/0 11 /0 00/1
激励状态/输出状态（Y2Y1/Z）
x2x1=01
x2x1=11
01/1
11/0
01 /0
11/0
01/0
11 /0
10 /1
11/0
状态流程表
x2x1=10 10/0 10/0 10/0 10 /0
（3）作时间图：
（x2x1,y2y1）
(01,01) (11,11) (10,10) (00,00) (10,10) (11,11) (01,01) (00,11)
输出 Z
1
0
0
0
1
0
0
0
0
x2
x1
y2
y1
Z
时间图
（4）电路功能：当输入状态 x2x1 的变化序列为 01
11
10
00 时，电路输出高电平 1，其余情况输出低电平 0.因此，
1234
隐含表
二次状态 y a b c
x2x1=00 ○a /0 ○b /1 a/-
5
合并图
激励状态/输出状态(Y/Z)
x2x1=01
x2x1=11
○a /0
c/-
c/-
c/-
○c /1
○c /1
最简流程表
x2x1=10 b/○b /1 b/-
7