存储器和总线实验

合集下载

存储器和总线实验报告

存储器和总线实验报告

存储器和总线实验报告一、实验目的:1.了解存储器和总线的基本概念和原理;2.学习存储器和总线的组成和工作方式;3.掌握存储器和总线在计算机系统中的应用。

二、实验仪器及材料:1.计算机实验箱;2.存储器芯片;3.总线驱动芯片;4.示波器;5.万用表等。

三、实验原理及过程:存储器是计算机系统中的重要组成部分,用于存储数据和指令。

总线是计算机系统中的信息传输通道,用于连接各个硬件设备。

本实验通过实际操作和观察,深入理解存储器和总线的原理与应用。

1.存储器实验:将存储器芯片插入计算机实验箱的指定插槽,并连接好电源和控制线。

打开计算机实验箱的电源,通过示波器和万用表,观察存储器的读写操作。

2.总线实验:将总线驱动芯片插入计算机实验箱的指定插槽,并连接好电源和控制线。

打开计算机实验箱的电源,并连接外部硬件设备,如打印机、显示器等,通过控制总线,进行数据传输和设备控制。

四、实验结果及分析:在存储器实验中,通过示波器和万用表观察到了存储器的读写操作,可以看到存储器的读取速度相对较快,写入速度较慢。

这是因为存储器的读取是通过直接寻址方式,直接获取指定地址上的数据,速度较快;而写入需要进行写入操作,写入数据需要经过一系列的控制和验证步骤,速度较慢。

在总线实验中,通过控制总线进行数据传输和设备控制,可以实现设备间的数据共享和信息传递。

例如,将计算机连接到打印机,通过总线进行数据传输,可以将计算机上的文件直接打印出来。

通过总线还可以连接各种外部设备,如键盘、鼠标、显示器等,实现设备的控制和数据输入输出。

通过本次实验,加深了对存储器和总线的理解和认识。

存储器是计算机系统中重要的存储单元,用于存储数据和指令;总线是计算机系统中的信息传输通道,用于连接各个硬件设备。

存储器和总线的性能对计算机的运行速度和稳定性有重要影响,因此,合理使用和优化存储器和总线是提高计算机系统性能的关键。

五、实验总结:本次实验通过实际操作和观察,加深了对存储器和总线的理解和认识。

计算机组成原理实验报告(四个实验 图)

计算机组成原理实验报告(四个实验 图)

福建农林大学计算机与信息学院计算机类实验报告课程名称:计算机组成原理姓名:周孙彬系:计算机专业:计算机科学与技术年级:2012级学号:3126010050指导教师:张旭玲职称:讲师2014年06 月22日实验项目列表序号实验项目名称成绩指导教师1 算术逻辑运算单元实验张旭玲2 存储器和总线实验张旭玲3 微程序控制单元实验张旭玲4 指令部件模块实验张旭玲福建农林大学计算机与信息学院信息工程类实验报告系:计算机专业:计算机科学与技术年级: 2012级姓名:周孙彬学号: 3126010050 实验课程:实验室号:_______ 实验设备号:实验时间:指导教师签字:成绩:实验一算术逻辑运算单元实验实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用实验要求完成不带进位位算术、逻辑运算实验。

按照实验步骤完成实验项目,了解算术逻辑运算单元的运行过程。

实验说明1、ALU单元实验构成(如图2-1-1)1、运算器由2片74LS181构成8位字长的ALU单元。

2、2片74LS374作为2个数据锁存器(DR1、DR2),8芯插座ALU-IN作为数据输入端,可通过短8芯扁平电缆,把数据输入端连接到数据总线上。

运算器的数据输出由一片74LS244(输出缓冲器)来控制,8芯插座ALU-OUT 作为数据输出端,可通过短8芯扁平电缆把数据输出端连接到数据总线上。

图2-1-1图2-1-22、ALU单元的工作原理(如图2-1-2)数据输入锁存器DR1的EDR1为低电平,并且D1CK有上升沿时,把来自数据总线的数据打入锁存器DR1。

同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。

算术逻辑运算单元的核心是由2片74LS181组成,它可以进行2个8位二进制数的算术逻辑运算,74LS181的各种工作方式可通过设置其控制信号来实现(S0、S1、S2、S3、M、CN)。

当实验者正确设置了74LS181的各个控制信号,74LS181会运算数据锁存器DR1、DR2内的数据。

实验二 I2C存储器实验

实验二 I2C存储器实验

I2C存储器实验实验目的1、了解I2C总线的工作原理2、掌握I2C总线驱动程序的设计和调试方法3、掌握I2C总线存储器的读写方法实验仪器单片机开发板、稳压电源、计算机实验原理1、 I2C总线常识I2C总线采用一个双线式漏极开路接口,可在一根总线上支持多个器件和主控器。

所连接的器件只会把总线拉至低电平,而决不会将其驱动至高电平。

总线在外部通过一个电流源或上拉电阻器连接至一个正电源电压。

当总线空闲时,两条线路均为高电平。

在标准模式中,I2C 总线上的数据传输速率高达100kbit/s,而在快速模式中则高达400kbit/s。

I2C总线上的每个器件均由一个存储于该器件中的唯一地址来识别,并可被用作一个发送器或接收器(视其功能而定)。

除了发送器和接收器之外,在执行数据传输时,还可把器件视作主控器或受控器。

主控器是负责启动总线上的数据传输并生成时钟信号以允许执行该传输的器件。

同时,任何被寻址的器件均被视作受控器。

CAT24WC01/02/04/08/16是一个1K/2K/4K/8K/16K位串行CMOS EEPROM,内部含有128/256/512/1024/2048个8位字节,CATALYST公司的先进CMOS技术实质上减少了器件的功耗,CAT24WC01有一个8字节页写缓冲器,CAT24WC02/04/08/16有一个16字节页写缓冲器,该器件通过I2C总线接口进行操作,有一个专门的写保护功能,并且器件能与400KHzI2C 总线兼容。

引脚名称和功能如图1所示。

图1 24系例I2C存储器引脚说明通过器件地址输入端A0、A1和A2可以实现将最多8个24WC01和24WC02器件4个24WC04器件,2个24WC08器件和1个24WC16器件连接到总线上。

2、I2C总线协议(1)只有在总线空闲时才允许启动数据传送。

(2)在数据传送过程中,当时钟线为高电平时,数据线必须保持稳定状态,不允许有跳变。

时钟线为高电平时,数据线的任何电平变化将被看作总线的起始或停止信号。

计算机组成原理存储器读写和总线控制实验实验报告

计算机组成原理存储器读写和总线控制实验实验报告

信息与管理科学学院计算机科学与技术实验报告课程名称:计算机组成原理实验名称:存储器读写和总线控制实验姓名:班级:指导教师:学号:实验室:组成原理实验室日期: 2013-11-22一、实验目的1、掌握半导体静态随机存储器RAM的特性和使用方法。

2、掌握地址和数据在计算机总线的传送关系。

3、了解运算器和存储器如何协同工作。

二、实验环境EL-JY-II型计算机组成原理实验系统一套,排线若干。

三、实验内容学习静态RAM的存储方式,往RAM的任意地址里存放数据,然后读出并检查结果是否正确。

四、实验操作过程开关控制操作方式实验注:为了避免总线冲突,首先将控制开关电路的所有开关拨到输出高电平“1”状态,所有对应的指示灯亮。

本实验中所有控制开关拨动,相应指示灯亮代表高电平“1”,指示灯灭代表低电平“0”。

连线时应注意:对于横排座,应使排线插头上的箭头面向自己插在横排座上;对于竖排座,应使排线插头上的箭头面向左边插在竖排座上。

1、按图3-1接线图接线:图3-1 实验三开关实验接线2、拨动清零开关CLR,使其指示灯显示状态为亮—灭—亮。

3、往存储器写数据:以往存储器的(FF ) 地址单元写入数据“AABB ”为例,操作过程如下:4、按上述步骤按表3-2所列地址写入相应的数据表3-25、从存储器里读数据:以从存储器的(FF ) 地址单元读出数据“AABB ”为例,操作过程如下:6、按上述步骤读出表3-2数据,验证其正确性。

五、实验结果及结论通过按照实验的要求以及具体步骤,对数据进行了严格的检验,结果是正确的,具体数据如图所示:六、心得体会通过本次试验掌握半导体静态随机存储器RAM的特性和使用方法,掌握地址和数据在计算机总线的传送关系,了解运算器和存储器如何协同工作。

加强了对课本教材的理解,增加了自己的动手实践能力,为以后的学习做了很好的铺垫,通过与队友的通力合作,我更深刻的体会到了团队力量的重要性。

七、指导教师评议成绩:(百分制)指导教师签名:。

总线基本实验报告

总线基本实验报告

实验三:总线基本实验报告组员:组号:21组时间:周二5、6节【实验目的】理解总线的概念及其特性.掌握总线传输和控制特性【实验设备】–TDN-CM+或TDN-CM++数学实验系统一台.–【实验原理】总线传输实验框图所示,它将几种不同的设备挂至总线上,有存储器、输入设备、输出设备、寄存器。

这些设备都需要有三态输出控制,按照传输要求恰当有序地控制它们,就可实现总线信息传输。

总线基本实验要求如下:根据挂在总线上的几个基本部件,设计一个简单的流程:⏹寄存器、存储器和I/O部件挂接到总线⏹各部件由三态门信号控制⏹数据主要流程:输入→寄存器→存储器→输出LED指示【实验步骤】(一)完成书上要求的操作:将一个数存储到R0寄存器中,然后LED显示(1)连接实验线路(下页图1)(2)关闭所有三态门(SW-B=1,CS=1,R0-B=1,LED-B=1),关联的信号置为LDAR=0,LDR0=0,W/R=1。

(3)SW-B=0,INPUT置数,拨动LDR0控制信号做0 → 1→ 0动作,产生一个上升沿将数据打入到R0中;SW-B=0,INPUT置数,拨动LDAR控制信号做0 → 1→ 0动作,产生一个上升沿将数据打入到AR中;SW-B=1,R0-B=0,W/R(RAM)=0,CS=0,将R0中的数写入到存储器中;关闭R0寄存器输出,使存储器处于读状态CS=1,R0-B=1;W/R(RAM)=1,CS=0,LED-B=0,拨动LED的W/R控制信号做1→0→1动作产生一个上升沿将数据打入到LED中。

附:实验电路路线连接图1(二)存放三个数46、63、69到R0,R1,R2,分别存放在#11,#12,#13中在LED 显示,另外由于需要借线,连线R1-B---S2,R2-B---S1,LDR1---M,LDR2---Cn,连接线路如下图三所示。

(1)关闭所有三态门(SW-B=1,CS=1,R0-B=1,R1-B=1,R2-B=1,LED-B=1),关联的信号置为LDAR=0,LDR0=0,LDR1=0,LDR2=0,W/R=1。

总线微控制实验

总线微控制实验

一、实验目的•理解总线的概念和作用。

•连接运算器与存储器,熟悉计算机的数据通路。

•理解微命令与微操作的概念。

二、实验内容•运行虚拟实验系统,组建实验电路。

•进行电路预设置。

•实施存储器的读写操作。

•进行8位算术逻辑运算。

•设计微命令并完成表格。

•记录和分析实验结果。

三、实验原理实验涉及的主要元器件包括:4位算术逻辑运算单元74LS181,8位数据锁存器74LS373,三态输出的总线收发器74LS245,2K×8静态随机存储器6116,时序发生器,开关、指示灯等。

通过这些元器件的组合,实现数据在总线上的传输和运算器、存储器之间的交互操作。

芯片介绍1.74LS245:8位双向缓冲传输门,用于总线和数据总线的连接。

2.74LS373:8位锁存器,用于数据的输入和控制信号处理。

3.M6116:2K×8位静态随机存储器,用于数据存储和读取。

四、实验步骤及结果(附数据和图表等)基本实验1. 运行虚拟实验系统从左边的实验设备列表选取所需组件拖到工作区中,按照图4.4所示组建实验电路。

2. 电路预设置1.将74LS373(U2,U3)的控制端LE置为0。

2.将74LS373(U7)的控制端LE置为0,OE置为1。

3.将74LS245(U9)的控制端CE置为1。

3. 打开电源开关4. 存储器写操作向01H,02H,03H存储单元分别写入十六进制数据37H、22H、66H。

具体操作步骤如下(以向01号单元写入37H为例):1.将SW7~SW0置为00000001,CE(——)=0,打开三态门74LS245(U1),将地址送入BUS。

2.将74LS373(U7)的LE置1,OE(——)置0,将BUS上的地址存入AR(U7),可通过观察AR所连接的地址灯来查看地址。

3.将74LS373(U7)的LE置0,将地址锁存至M6116地址输入端;将CE(——)=1,关闭三态门74LS245(U1)。

4.将CE(——)=0,WE(——)=0,OE(——)=1,M6116写操作准备。

实验一存储器和总线实验报告

实验一存储器和总线实验报告

实验一存储器和总线实验1.1实验目的________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.2实验内容1. 内部存储器(RAM 6116)读写实验________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ ________________________________________________________________ 1.3实验环境1、实验设备,实验设备中用到的单元。

存储器读写和总线控制实验报告

存储器读写和总线控制实验报告

存储器读写和总线控制实验报告目录一、实验目的 (2)1.1 熟悉存储器的基本概念和工作原理 (2)1.2 掌握存储器的基本读写操作 (4)1.3 理解总线控制系统的作用和原理 (5)二、实验设备 (6)2.1 存储器模块 (7)2.2 总线控制单元 (8)2.3 示波器 (10)2.4 逻辑分析仪 (11)2.5 计算机调试软件 (12)三、实验原理 (13)3.1 存储器的结构及读写机制 (14)3.2 总线控制的基本概念及组成 (15)3.3 实验中的关键信号和时序 (16)四、实验步骤 (18)4.1 连接实验设备 (19)4.2 加载存储器读操作程序 (21)4.3 观察并记录存储器读操作的时序和信号波形 (22)4.4 加载存储器写操作程序 (23)4.5 观察并记录存储器写操作的时序和信号波形 (24)4.6 调试和优化总线控制单元 (26)4.7 执行完整流程并检查读写数据的一致性 (27)五、实验结果与分析 (27)5.1 存储器读操作的实验结果及数据分析 (29)5.2 存储器写操作的实验结果及数据分析 (30)5.3 总线控制单元的调试效果及实验结果 (31)5.4 实验中遇到的问题与解决方案 (32)六、实验结论与建议 (34)6.1 实验总结 (35)6.2 改进建议 (36)6.3 未来研究 (37)一、实验目的本次实验的主要目的是通过实践操作,深入理解和掌握存储器的基本工作原理、读写操作以及总线控制的基本概念和实现方法。

本实验旨在:理解存储器的分类及其特点,包括只读存储器(ROM)、随机存取存储器(RAM)等。

掌握存储器的寻址方式、存储单元的访问规则以及数据读取写入的基本流程。

学习并实践总线的通信协议,包括信号线的分组、时序控制以及冲突检测与解决。

通过实际操作,培养动手能力和解决问题的能力,加深对计算机系统底层工作的认识。

1.1 熟悉存储器的基本概念和工作原理在实施存储器读写和总线控制实验之前,首先需要对存储器的基本概念和工作原理有一个清晰的认识。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

昆明理工大学津桥学院学生实验报告(2010 —20 11 学年第二学期)课程名称:计算机组成原理及汇编语言程序设计开课实验室: 303 2011 年 04月 01 日年级、专业、班网络092学号200916021308 姓名張鴻飛成绩实验项目名称存储器和总线实验指导教师李凌宇教师评语该同学是否了解实验原理: A.了解□ B.基本了解□ C.不了解□该同学的实验能力: A.强□ B.中等□ C.差□该同学的实验是否达到要求: A.达到□ B.基本达到□ C.未达到□实验报告是否规范: A.规范□ B.基本规范□ C.不规范□实验过程是否详细记录: A.详细□ B.一般□ C.没有□注:5个A为优,5个B为中,介于二者间为良,5个C为不及格,3个B以上为及格。

教师签名:年月日目录一、实验目的…………………………………………………… 2页二、实验原理…………………………………………………… 2页三、实验设备…………………………………………………… 2页四、实验步骤…………………………………………………… 2页五、实验记录(源程序、流程等) …………………………… 3页六、实验结果…………………………………………………… 3页七、分析和结论………………………………………………… 3页一、实验目的熟悉存储器和总线的硬件电路二、实验原理1、总线原理:由于本系统内使用8根地址线,8根数据线,所以使用1拍你74LS255作为数据总线,另一片74LS244作为地址总线,总线把整个系统分为内部数据、地址总线和外部数据、地址总线,由于数据总线需要进行由内、外部数据交换,所以由BUS信号来控制数据流向,当BUS=1时数据由内到外,当BUS=0时,数据由外到内。

2、由于本系统内使用8根地址线,8位数据线,所以6264的A8~A12接地,其实际容量为256,6264的数据、地址总线已经接在总线单元的外部总线上。

存储器有3个控制信号:地址总线设置存储地址,RM=0时,把存储器中的数据读出到总线上;当WM=0,并且EMCK有一个上升沿,把外部总线上的数据写到存储器中。

三、实验设备计算机组成原理实验机AEDK-CPT四、实验步骤实验1、存储器的写操作1.把内部地址总线AJ1(8芯盒形插座)与CPT-B板上的二进制开关单元中J3插座相连(对应二进制开关H0~H7),把内部数据总线DJ8与CPT-B板上的J2插座相连(对应二进制开关H8~H15)。

2.把EMCK连到脉冲单元的PLS1,WC、RC、BUS接入二进制的开关中。

(请按下表接线)。

信号定义接入开关位号EMCK PLS1 孔WM H22 孔RM H21 孔BUS H21 孔3.按启停单元中的运行按钮,置实验机为运行状态。

4.二进制开关H0~H7作为地址(A0~A7)输入,置55H(对应开关如下表)。

H7 H6 H5 H4 H3 H2 H1 H0 数据总线值A7 A6 A5 A4 A3 A2 A1 A0 8位数据0 1 0 1 0 1 0 1 55H5.二进制开关H8~H15作为数据(D0~D7)输入,置66H(对应开关如下表)。

H15 H14 H13 H12 H11 H10 H9 H8 数据总线值D7 D6 D5 D4 D3 D2 D1 D0 8位数据0 1 1 0 0 1 1 0 66H置各控制信号如下:H22 H21WM RM、BUS0 16.按脉冲单元中的PLS1脉冲按键,在EMCK上产生一个上升沿,数据从内部数据总线流向外部数据总线,将数据66H写入地址为55H的存储单元。

实验2、读存储器的数据到总线上1.在做好实验1的基础上,保持电源开启和线路连接不变,只拔掉内部数据总线DJ8与CPT-B板上的J2插座 (对应二进制开关H8~H15) 的连接。

2.按启停单元中的运行按钮,置实验机为运行状态。

3.二进制开关H0~H7作为地址(A0~A7)输入,置55H(对应开关如下表)H7 H6 H5 H4 H3 H2 H1 H0 数据总线值A7 A6 A5 A4 A3 A2 A1 A0 8位数据0 1 0 1 0 1 0 1 55H置各控制信号如下:H22 H21WM RM、BUS1 0按脉冲单元中的PLS1脉冲按键,在EMCK上产生一个上升沿,数据从外部数据总线流向内部数据总线,将存储器55H单元中的内容输出,应该为实验1中的写入的数据66H。

此时数据总线上的指示灯IDB0~IDB7显示结果66H。

五、实验记录(源程序、流程等)实验1:首先输入地址,然后输入相应数据,最后对数据进行存储实验2:输入地址,是数据输出,将数据读出六、实验结果当在存储地址为55H输入数据66H以后,只要找到地址为55H,就能读出数据66H。

七、分析和结论存储器和输入输出设备之间是通过总线连接的,存储器分为若干存储单元,每个存储单元都有一个存储地址,当要向存储器中输入数据时首先通过地址总线找到有空闲的存储单元,在通过数据总线输入数据,当要读取数据时,就要先通过地址总线找到数据所在的存储单元,在通过数据总线输出数据。

存储器和各输入输出设备之间独立存在,只通过总线进行信息交换。

各设备工作既连续又独立。

实验一、8位算术逻辑运算实验【实验目的及要求】1、 掌握简单运算器的数据传送组成原理。

2、 验证算术逻辑运算功能发生器74LS181的组合功能。

实验内容:实验时用8芯排线和内部数据总线BUSD0-D7插座BUS1-6中的任一个相连,内部数据总线通过LZD0-LZD7显示灯显示;运算器的两个数据输入端分别由二个锁存器74LS273(U29、U30)锁存,两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXD0-D7插座EXJ1-EXJ3中的任一个;参与运算的数据来自于8位数据开关KD0-KD7,并经过一三态门74LS245(U51)直接连至外部数据总线EXD0-EXD7,通过数据开关输入的数据由LD0-LD7显示。

图中算术逻辑运算功能发生器74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN 、M 并行相连后连至SJ2插座,实验时通过6芯排线连至6位功能开关插座UJ2,以手动方式用二进制开关S3、S2、S1、S0、CN 、M 来模拟74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN 、M ;其它电平控制信号LDAR1、LDAR2、ALUB 、SWB 以手动方式用二进制开关LDDR1、LDDR2、ALUB 、SWB 来模拟,这几个信号有自动和手动两种方式产生,通过跳线器切换,其中ALUB 、SWB 位低电平有效,LDDR1、LDDR2位高电平有效。

另外有信号T4位脉冲信号,在手动方式下进行实验时,只需要将跳线器J23上T4与手动脉冲发生开关的输出端SD 相连,按手动脉冲开关,即可获得实验所需的单脉冲。

【实验方案设计】 1实验接线实验用到4个主要模块:(1)低8位运算器模块,(2)数据输入并显示模块(3)数据总线显示模块(4)功能开关模块(借用微地址输入模块)。

根据实验原理详细接线如下: 1 ALBUS 连EXJ3; 2 ALUO1连BUS1; 3 SJ2连UJ2;4 跳线器J23上T4连SD;5 LDDR1、LDDR2、ALUB 、SWB 四个跳线器拨在左边(手动方式);6 AR 跳线器拨在左边,同时开关AR 拨在’1’电平。

【实验过程】(实验步骤、记录、数据、分析) 实验步骤1 连接线路,仔细查线无误后,接通电源。

2 用二进制数码开关KD0—KD7向DR1和DR2寄存器置数。

方法:关闭ALU 输出三态门(ALUB=1),开启输入三态门(SWB=0),输入脉冲T4按手动脉冲发生按钮产生。

设置数据开关具体操作步骤图示如下: ALUB=1 LDDR1=1 KD0-D7=00110101 SWB=0 LDDR2=0T4=方波ALUB=1 KD0-D7=00110101 SWB=0数据开关设置数开输入三态门 数据存入寄存器DR1 数据开关置数 开输入三态门LDDR1=0 LDDR2=1 T4=方波3、 检验DR1和DR2中存入的数据是否正确,利用算术逻辑运算功能发生器74LS181的逻辑功能,即M=1。

4、 验证74LS181的算术运算和逻辑运算功能。

【结论】(结果)输出的结果与理论值一致。

(1)SW-B=0时有效,SW-B=1时无效,因其是低电平有效,ALU-B=0时有效,ALU-B=1时无效,因其是低电平有效 S3,S2,S1,S0高电平有效。

(2)做算术运算和逻辑运算时应设的控制端有:ALU-B 、SW-B 、S3 S2 S1、S0、M 、Cn 、DR1、DR2。

(3)输入三态门控制端SW-B 和输出三态门控制端ALU-B 不能同时为“0”状态,否则寄存器中数据无法准确输出。

(4)S3,S2,S1,S0是运算选择控制端;M 是算术逻辑运算选择;Cn 是算术运算的进位控制端;ALU-B 是输出三态门控制端;SW-B 是输入三态门的控制端。

(5) DR1、DR2置数完成后,关闭控制端LDDR1、LDDR2以确保输入数据不丢失。

(6) 若把SW-B 置为“0”,把ALU-B 置为“1”,则数据总线的灯会还原为原来的数据。

(7)A+B 是逻辑运算,控制信号状态000101;A 加B 是算术运算,控制信号状态100101(8)Cn 进位控制端与算术运算有关。

(9) 进位Cn 与减法运算有关,Cn 是0。

(10) 在接下去的运算需要用到求反后的数据,而接下去的运算是对DR1运行【小结与体会】通过本次实验,掌握了算术逻辑运算器单元ALU (74LS181)的工作原理,掌握了简单运算器的数据传送通道,了解了由74LS181等组合逻辑电路的运算功能发生器运算功能,能够按给定数据,完成实验指定的算术/逻辑运算。

了解了算术逻辑运算器的功能,也弄明白了逻辑加与算术的区别,通过实验锻炼了动手能力。

数据存入寄存器DR2实验二、存储器实验实验概述:【实验目的及要求】掌握静态随机存储器RAM工作特性及数据的读写方法【实验环境】(使用的软件)计算机组成原理实验室实验箱一台和若干导线【实验方案设计】主存储器单元电路主要用于存放实验机的机器指令,如图下所示,它的数据总线挂在外部数据总线EXD0—EXD7上;它的地址总线有地址寄存器单元电路中的地址寄存器74LS273(U37)给出,地址值由8个LED灯LAD0-LAD7显示,高电平亮,低电平灭;在手动方式下,输入数据有8位数据开关KD0-KD7提供,并经—三态门74LS245(U51)连至外部数据总线EXD0—EXD7,实验时将外部数据总线EXD0—EXD7用8芯排线连到内部数据总线BUSD0—BUSD7,分时给出地址和数据。

相关文档
最新文档