2微处理器及指令系统
合集下载
高二微机学考操作题知识点
高二微机学考操作题知识点一、基础知识点1. 二进制和十进制的转换方法：在微机学考操作题中，常常需要将二进制数转换成十进制数或相反。
二进制数转换为十进制数的方法是，将每一位的二进制数乘以2的n次方，再将结果相加即可得到十进制数。
十进制数转换为二进制数的方法是，将十进制数除以2，取余数，然后倒序排列所得的余数。
2. 位、字节与字的关系与计算：在微机学操作题中，要了解位、字节和字的概念以及它们之间的关系。
一个位表示一个二进制数，8个二进制位组成一个字节，而一个字由多个字节组成。
3. 存储器的地址与容量计算：在微机学考操作题中，会涉及到存储器的地址和容量计算。
存储器的地址是从0开始连续编号的，而容量的单位常用字节表示。
计算存储器容量的方法是，将存储器的字节数除以1024，即可得到以KB为单位的容量。
二、指令系统1. 指令的格式与寻址方式：在微机学考操作题中，指令的格式包括操作码、寻址方式和操作数。
操作码表示指令的类型，寻址方式决定了如何获取操作数。
常见的寻址方式有直接寻址、立即寻址、寄存器寻址和间接寻址。
2. 数据传送指令的使用与特点：数据传送指令用于将数据从一个地方传输到另一个地方。
在微机学操作题中，要了解不同数据传送指令的使用方法以及它们的特点。
常见的数据传送指令有MOV、LOAD和STORE等。
3. 算数和逻辑运算指令的使用与特点：算数和逻辑运算指令用于进行数值运算和逻辑运算。
在微机学操作题中，要了解不同算数和逻辑运算指令的使用方法以及它们的特点。
常见的算数和逻辑运算指令有ADD、SUB、AND和OR等。
三、微处理器1. CPU的工作原理与主要组成部分：在微机学考操作题中，要了解CPU的工作原理和主要组成部分。
CPU包括运算器、控制器和寄存器等组件，其中运算器负责执行算术和逻辑运算，控制器负责解码和执行指令，寄存器用于存储数据和地址等。
2. 寄存器的种类及其作用：在微机学考操作题中，要了解不同类型的寄存器及其作用。
微型计算机基础
第二章
2.1
微型计算机基础
微型计算机基本结构
微型计算机又称为PC机，由硬件系统和软件系统两大部分组 成。
2.1.1微型计算机的概念结构 如图所示，是微型计算机的典型 组成结构示意图，从图中我们 可以看出，微型计算机由微处理 器CPU①、一定容量的内部存储 器（包括②ROM、RAM）、 ③输入/输出接口电路组成。 各功能部件之间通过④总线有机地 连接在一起，其中微处理器是整个微型计算机的核心部件。
②数据总线(Data Bus) 数据总线是CPU用来传送数据信息的信号线（双向、三 态）。数据总线是双向三态总线，即数据既可以从CPU送到 其它部件，也可以从其它部件传送给CPU，数据总线的位数 和处理器的位数相对应。 ③控制总线(Control Bus) 控制总线是用来传送控制信号的一组总线。这组信号线比较 复杂，由它来实现CPU对外部功能部件（包括存储器和I/O 接口）的控制及接收外部传送给CPU的状态信号，不同的微 处理器采用不同的控制信号。 控制总线的信号线，有的为单向，有的为双向或三态，有的 为非三态，取决于具体的信号线，但作为整体是双向的，以 双向线表示。
4 ）总线 微型计算机大多采用总线结构，因为在微型计算机系统中， 无论是各部件之间的信息传送，还是处理器内部信息的传 送，都是通过总线进行的，系统中各功能部件之间的相互 关系变为各个部件面向总线的单一关系。 问题：什么是总线 所谓总线，是连接多个功能部件或多个装置的一组公 共信号线，用作微机各部分传递信息所共同使用的“高速 信息公路”。 按在系统中的不同位置，总线可以分为内部总线和外 部总线。内部总线是CPU内部各功能部件和寄存器之间 的连线；外部总线是连接系统的总线，即连接CPU、存 储器和I/O接口的总线，又称为系统总线。
2.1
微型计算机基础
微型计算机基本结构
微型计算机又称为PC机，由硬件系统和软件系统两大部分组 成。
2.1.1微型计算机的概念结构 如图所示，是微型计算机的典型 组成结构示意图，从图中我们 可以看出，微型计算机由微处理 器CPU①、一定容量的内部存储 器（包括②ROM、RAM）、 ③输入/输出接口电路组成。 各功能部件之间通过④总线有机地 连接在一起，其中微处理器是整个微型计算机的核心部件。
②数据总线(Data Bus) 数据总线是CPU用来传送数据信息的信号线（双向、三 态）。数据总线是双向三态总线，即数据既可以从CPU送到 其它部件，也可以从其它部件传送给CPU，数据总线的位数 和处理器的位数相对应。 ③控制总线(Control Bus) 控制总线是用来传送控制信号的一组总线。这组信号线比较 复杂，由它来实现CPU对外部功能部件（包括存储器和I/O 接口）的控制及接收外部传送给CPU的状态信号，不同的微 处理器采用不同的控制信号。 控制总线的信号线，有的为单向，有的为双向或三态，有的 为非三态，取决于具体的信号线，但作为整体是双向的，以 双向线表示。
4 ）总线 微型计算机大多采用总线结构，因为在微型计算机系统中， 无论是各部件之间的信息传送，还是处理器内部信息的传 送，都是通过总线进行的，系统中各功能部件之间的相互 关系变为各个部件面向总线的单一关系。 问题：什么是总线 所谓总线，是连接多个功能部件或多个装置的一组公 共信号线，用作微机各部分传递信息所共同使用的“高速 信息公路”。 按在系统中的不同位置，总线可以分为内部总线和外 部总线。内部总线是CPU内部各功能部件和寄存器之间 的连线；外部总线是连接系统的总线，即连接CPU、存 储器和I/O接口的总线，又称为系统总线。
微机原理第3章-指令系统
▲按给出偏移地址方式的不同，分为以下5种： 寄存器间接寻址 寄存器相对寻址 基址加变址寄存器 相对基址加变址寄存器 MOV AL, [ BX ] MOV AL, [ BX + 10H ] MOV AL, [ BX + SI ] MOV AL, [ BX + SI + 10H ]
（1）寄存器间接寻址
寄存器寻址方式的操作数是寄存器的值，指令中直接 使用寄存器名，包括8位或16位通用寄存器和段寄存器。可 使用的16位寄存器：AX、BX、CX、DX、SI、DI、SP、 BP；其中：AX、BX、CX、DX可分成两8位使用。
例： MOV AX，CX
；（AX）
（CX）
INC CX
；（CX）
（CX）＋1
3.直接寻址（Direct Addressing）
0002
AH
AL
默认段寄存器的关系： ① 使用BX、SI、DI，默认段寄存器为DS
(BX)
PA = ( DS )×10H + (SI) (DI)
② 使用BP，默认段寄存器为SS PA = ( SS )×10H + ( BP )
使用BX、SI、DI的寄存器寻址，默认段寄存器为DS
寄存器组 AH AL BH BL CH CL DH DL SI DI BP SP AX BX CX DX DS ES SS CS IP 地 址 加 法 器
运 算 器
控制总线CB
码
器
PSW标志 寄存器
执行部件控制电路
CPU
总线
内存
例： MOV AX , [ BX + SI ]
若 ( DS ) = 4000H
( BX ) = 2000H ( SI ) = 100H 则内存操作数的物理地址为：
第2章微型计算机系统的组成及工作原理
2.5.6 ISA总线的定义与应用
2. ISA总线的信号线定义 ——98芯插槽，包括地址线、数据线、控制线、时钟和电源线 (1)地址线：SA019和LA1723 (2)数据线：SD015 (3)控制线：AEN、BALE、 IOR 和 IOW、 SMEMR和 SMEMW
MEMR 和 MEMW、 MEM CS16 和 I/O CS16 、SBHE
2.1.2 微机系统的软件配置
系统软件、工具软件、应用软件、用户应用程序
.3 微机系统中的信息流与信息链
1. 微机系统中信息流与信息链的构成 信息流：存储器中的数据、程序代码；接口寄存器中的I/O数据、 状态、I/O命令 信息链：信息流在系统中流动的路径； 包括物理(硬件)环节和逻辑(软件)环节 2. 微机系统中信息流与信息链 ——早期微机系统/现代微机系统中的信息链 3. 研究信息流与信息链的意义 ——通过信息流从整体上认识微机体系结构和组成微机系统的各 部件之间的关系
2.5.7 现代微机总线技术的新特点
3. 总线桥 (1) 总线桥 ——总线转换器和控制器，是两种不同总线间的总线接口 内部包含兼容协议及总线信号和数据缓冲电路；把一条总线映 射到另一条总线上 北桥：连接CPU总线和PCI总线的桥 南桥：连接PCI总线和本地总线(如ISA)的桥 (2) PCI总线芯片组 ——实现总线桥功能的一组大规模集成专用电路 保持主板结构不变前提下，改变这些芯片组的设计，即可适应 不同微处理器的要求 4. 多级总线结构中接口与总线的连接
2.4 I/O设备与I/O设备接口
2.4.1 I/O设备及其接口的作用
1. I/O设备的作用 2. I/O设备接口的作用——连接与转换
2.4.2 I/O设备的类型及设备的逻辑概念
第2章微型计算机的组成及应用
2. 微型计算机分类
按主机、I/0接口和系统总线组成部件所在位置 划分为：
① 单片机：组成部件集成在一个超大规模芯片 上，用于控制仪器仪表等。、
② 单板机：各组成部件装配在一块电路板上， 常用于实验控制。
③ 多板机：各组成部件装配在多块电路板上， 如台式微型计算机、便携式PC机。
2.1.2 微型计算机系统的配件
2.4.2 CMOS
“小随机存储器”，靠电池供电。用于保存系统当 前配置，如系统日期和时间、硬盘格式和容量、内存 容量等。这些信息既是系统启动时必读信息，也是更 新硬件时要修改的信息。
2.4.3 高速缓存Cache
为了解决CPU与内存之间速度不匹配的问题，引 入高速缓存技术。高速缓存介于内存和CPU之间，是高 速存取信息的芯片。它存取速度比内存快，但容量不 大，主要用于存放当前使用最多的程序段和数据块， 并以接近CPU的速度向CPU提供程序指令和数据。
AGP（Accelerated Graphics Port）扩展槽：专门用于图形显示 卡，是在PCI总线基础上发展起来的，主要针对图形显示方面 进行了优化。AGP插槽通常是棕色，随着显卡速度的提高， AGP接口已经不能满足显卡传输数据速度的要求，目前AGP 显卡已经逐渐被PCI Express接口显卡所取代。
2.4 微型机系统存储器
内存是微机重要配置之一，内存容量及性能是影响微机性 能的重要因素。在Pentium Ⅲ系列微型计算机中，内存条以使 用168 Pin SDRAM(同步动态随机存取存储器 )型为主，目前在 Pentium 4系列微型计算机中，多数采用DDR内存条。
图2.3.1 微型计算机内存储器（条）
为方便识别主板上的各种接口，PC99技术规格规 范了主板设计要求，提出主板各接口必须采用颜色识 别标识。
微机原理、汇编语言及接口技术教程课后习题答案
!《16/32位微机原理、汇编语言及接口技术教程》部分习题参考解答第1章微型计算机系统概述〔习题〕什么是通用微处理器、单片机（微控制器）、DSP芯片、嵌入式系统〔解答〕通用微处理器：适合较广的应用领域的微处理器，例如装在PC机、笔记本电脑、工作站、服务器上的微处理器。
单片机：是指通常用于控制领域的微处理器芯片，其内部除CPU外还集成了计算机的其他一些主要部件，只需配上少量的外部电路和设备，就可以构成具体的应用系统。
~DSP芯片：称数字信号处理器，也是一种微控制器，其更适合处理高速的数字信号，内部集成有高速乘法器，能够进行快速乘法和加法运算。
嵌入式系统：利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的控制系统，其典型的特点是把计算机直接嵌入到应用系统之中。
〔习题〕说明微型计算机系统的硬件组成及各部分作用。
〔解答〕CPU：CPU也称处理器，是微机的核心。
它采用大规模集成电路芯片，芯片内集成了控制器、运算器和若干高速存储单元（即寄存器）。
处理器及其支持电路构成了微机系统的控制中心，对系统的各个部件进行统一的协调和控制。
存储器：存储器是存放程序和数据的部件。
（外部设备：外部设备是指可与微机进行交互的输入（Input）设备和输出（Output）设备，也称I/O设备。
I/O设备通过I/O接口与主机连接。
总线：互连各个部件的共用通道，主要含数据总线、地址总线和控制总线信号。
〔习题〕什么是总线微机总线通常有哪3组信号各组信号的作用是什么〔解答〕总线：传递信息的共用通道，物理上是一组公用导线。
3组信号线：数据总线、地址总线和控制总线。
（1）地址总线：传输将要访问的主存单元或I/O端口的地址信息。
#（2）数据总线：传输读写操作的数据信息。
（3）控制总线：协调系统中各部件的操作。
〔习题〕简答如下概念：（1）计算机字长（2）取指－译码－执行周期（3）ROM-BIOS（4）中断（（5）ISA总线〔解答〕（1）处理器每个单位时间可以处理的二进制数据位数称计算机字长。
微机原理第02章1
第2章： 溢出和进位的对比
例1：3AH＋7CH＝B6H
无符号数运算： 58＋124＝182 范围内，无进位 有符号数运算： 58＋124＝182 范围外，有溢出
例2：AAH＋7CH＝（1）26H
无符号数运算： 170＋124＝294 范围外，有进位 有符号数运算： －86＋124＝28 范围内，无溢出
常用来存放双字长数据的高16位，或存放外设端口地址
第2章：（2）变址寄存器
16位变址寄存器SI和DI 常用于存储器变址寻址方式时提供地址
SI是源地址寄存器（Source Index） DI是目的地址寄存器（Destination Index）
在串操作类指令中， SI 、 DI 还有较特殊的 用法 现在不必完全理解，以后会详细展开
第2章：溢出和进位的应用场合
处理器对两个操作数进行运算时，按照无 符号数求得结果，并相应设置进位标志 CF； 同时，根据是否超出有符号数的范围设置 溢出标志OF 应该利用哪个标志，则由程序员来决定。 也就是说，如果将参加运算的操作数认为 是无符号数，就应该关心进位；认为是有 符号数，则要注意是否溢出
第2章：符号标志SF（Sign Flag）
运算结果最高位为1，则SF＝1； 否则SF＝0
有符号数据用最高有效位表示数据的符号 所以，最高有效位就是符号标志的状态
3AH＋7CH＝B6H，最高位D7＝1：SF＝1
84H＋7CH＝（1）00H，最高位D7＝0：SF＝0
第2章：奇偶标志PF（Parity Flag）
第2章：辅助进位标志AF（Auxiliary Carry Flag）
运算时D3位（低半字节）有进位或
借位时，AF＝1；否则AF＝0
这个标志主要由处理器内部使用， 用于十进制算术运算调整指令中， 用户一般不必关心 3AH＋7CH＝B6H，D3有进位：AF＝1
微机复习资料2
10550H
CS
250A0H
右图所示。
操作数的物理地址为：
2EF00H
DS ES
250AH×10H+0204H= 252A4H
8FF00H
SS
堆栈及堆栈段的使用
内存中一个按FILO方式操作的特殊区域； 每次压栈和退栈均以字节为单位； SS存放堆栈段地址，SP存放段内偏移，SS:SP构 成了堆栈指针； 堆栈用于存放返回地址、过程参数或需要保护的 数据； 常用于响应中断或子程序调用。
控制标志：3个
TF—陷阱标志位(单步标志位、跟踪标志)。当该位 置1时，将使8086/8088进入单步工作方式，通常 用于程序的调试。 IF—中断允许标志位，若该位置1，则处理器可以响 应可屏蔽中断，否则就不能响应可屏蔽中断。 DF—方向标志位，若该位置1，则串操作指令的地址 修改为自动减量方向，反之，为自动增量方向。
曹 晶
1
主要内容：
8088/8086 CPU的结构及工作原理 系统总线
2
§2.1 微处理器概述
3
运算器
微处理器 存储器 I/O接口 总线 ALU 寄存器 控制器
硬件系统 微 型 计算机 系 统 软件系统
微 型 计算机 (主机)
外 设 系统软件 应用软件
键盘、鼠标 显示器 软驱、硬盘、光驱 打印机、扫描仪
10
串行工作方式：
CPU BUS
取指令 1
执行 1
存结果 1
取指令 2
取操 作数2执行 2 Nhomakorabea忙碌忙碌
忙碌
忙碌
1） CPU访问存储器(存取数据或指令)时要等待总线 操作的完成 2） CPU执行指令时总线处于空闲状态 缺点：CPU无法全速运行。 解决：总线空闲时预取指令，使CPU需要指令时能立 刻得到。 11
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）总线接口部件 (BIU)
总线接口部件根据执行部件的请求，负责与存储器、 I/O端口传送数据。由下列各部分组成： （1）4个段地址寄存器； CS——16位的代码段寄存器； DS——16位的数据段寄存器； ES——16位的扩展段寄存器； SS——16位的堆栈段寄存器； （2）16位的指令指针寄存器IP； （3）20位的地址加法器； （4）6字节的指令队列缓冲器。
ADi表示地 址总线与 数据总线 复用同一 个引脚
AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK 地
Ai/Si表示地 址总线与控 制总线复用 同一个引脚。 这叫做总线 分时复用。
5
8088的引脚图
地 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc (5V) A15 A16/S3 A17/S4 A18/S5 A19/S6 SS ( HIGH ) MN/MX RD HOLD (RQ/GT0 ) HLDA ( RQ/GT1 ) WR ( LOCK ) M/IO ( S2 ) DT/R ( S1 ) DEN ( S0 ) ALE ( QS0 ) INTA ( QS1 ) TEST READY RESET
22
• 存储器分段后如何来管理呢？ – 每个段的起始地址称为：段基址或段地址 – 每个段内的地址称为：段内偏移地址 – 一个物理存储单元就可以通过“段地址： 偏移地址”来唯一确定了 • 如何管理“段地址”和“偏移地址”呢？ – 设置多个 段基址寄存器 – 设置多个 偏移地址寄存器 • 都有哪些“段基址寄存器”和“偏移地址寄 存器”呢？
9
1、指令流水线结构
• 8086/8088 在结构上分为： – 总线接口部件（Bus Interface Unit, BIU） – 执行部件 （Executing Unit, EU） – 总线接口部件负责取指令，执行部件负责执 行指令，从而构成了一个“两段的流水线”。
EU BIU
执行指令1 取指令1 取指令2
（3）“流水线”结构
每当8086的指令队列中有1个或2个空字节，BIU 就会自动把指令取到指令队列中。而同时EU从指 令队列取出一条指令，并用几个时钟周期去分析、 执行指令。 当指令队列已满，而且EU对BIU又无总线访问请 求时，BIU便进入空闲状态。 在执行转移、调用和返回指令时，指令队列中的 原有内容被自动清除，并要求BIU从新的地址重新 开始取指令，新取的第一条指令将直接经指令队 列送到EU去执行，随后取来的指令将填入指令队 列缓冲器。
堆栈段
(Stack Segment, SS) 数据段 (Data Segment, DS) 代码段
(Code Segment, CS)
第二章 微处理器和指令系统
参考书目： 1、《计算机组成技术》 李东，黄 庆成等主编 电子工业出版社 2、《计算机组成原理》唐朔飞 主 编 高等教育出版社
1
第二章 微处理器和指令系统
2.1 8086微处理器的内部结构 2.2 寻址方式 2.3 处理器的指令系统 2.4 流水线技术 2.5 RISC
2
– 若数据总线的宽度是8位，则数据总线引脚将被命名 为D0，D1，…，D7； – 若数据总线的宽度是16位，则数据总线引脚将被命名 为D0，D1，…，D15。
7
– 地址总线引脚：
– 若处理器的访存地址宽度是10位，则地址总线
引脚将被命名为A0，A1，…，A9；
– 若处理器的访存地址宽度是20位，则地址总线 引脚将被命名为A0，A1，…，A19
CLI将IF清0。
“将IF置1”称为“开中断”，“将IF清0”称为“关中 断”。
20
控制标志
（3）陷阱标志TF。这是控制8086/8088是否进入单步执
行状态的标志。若TF=1，则8086/8088进入单步执行 状态或跟踪方式执行指令状态，即每条指令执行完后， 微处理器暂停（进入陷阱），显示处理器内部各寄存 器的值。进入单步执行状态便于程序的调试。如果 TF=0，则连续执行指令。
19
控制标志
（1）方向标志DF。这是控制串操作指令的标志。若DF=0，
则串操作过程中地址将不断增值，否则不断减值。可用
指令STD将DF置1，用指令CLD将DF清0。 （2）中断标志IF。这是控制可屏蔽中断的标志。如果IF=0， 则8086/8088对可屏蔽中断请求不能做出响应，否则可以 响应可屏蔽中断请求。可用指令STI将IF置1，用指令
AL BL CL DL
AX
BH CH DH SP
BX CX
DX
堆栈指针寄存器，指示堆栈栈顶的偏移地址 作为累加器用，在加法运算中参 与运算，结果存于累加器中； 基址指针寄存器，指示一组数据的起始地址 作为通用寄存器使用 所有的I/O指令都隐含地使用AX 源变址寄存器 用于确定数据段中某一 在采用基址寻址方式时，用作 与外部设备传送信息。 作为通用寄存器使用； 存储单元的地址 基址寄存器 目的变址寄存器 常用来保存计数值，如在移位指 作为通用寄存器使用； 令、循环指令和串处理指令中用 当前代码段的段地址，指令就是从这段取出 在一些指令中，通常用它来存放 作隐含的计数器。 数据，所以又称为数据寄存器； 指向数据段，程序变量存于此段 在做双字长运算时，将DX和AX 指向堆栈段，堆栈操作使用这段存储空间 组合在一起存放双字长数，用DX 存放高位字。 指向附加段，这个段用来存放经过处理的中间数据 当前代码段的偏移地址。又称为程序计数器， 控制程序中指令执行的顺序
– 控制总线引脚：时钟CLK、复位RESET、 总线请求HRQ、总线允许HLDA、中断请求
INTR、中断响应INTA、读RD、写WR等。
8
在8086/8088的设计中，引入了两 个重要的结构概念：
1、指令流水线
2、存储器分段管理
这两个概念在以后升级的Intel系列微处理器中一直被 沿用和发展。正是这两个概念的引入，使8086/8088比原来 的8位MPU在运行速度、处理能力和对存储空间的访问等性能 方面有很大提高。
执行指令2 取指令3
执行指令3
时间T
10
AH 通 BL CL DL
AX BX CX
执行部件（EU）
地址加 法器
20位 ∑ 16位 CS DS SS ES IP
内 部 总 线
DX
输入输出 控制电路
外 部 总 线
内部暂存器
16位
运算寄存器
8位的数据总线
A14 A13 A12 A11 A10 A9 A8 AD7
NMI非屏蔽中断 请求信号输入
AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR
地址锁存信 号输出 INTA中断响 应信号输出
6
INTR可屏蔽中 断请求信号输入
CLK 地
• 电源引脚（Vcc），接地引脚（GND） • 按照传输信号类别的不同，这些引脚可以 分为数据总线引脚、地址总线引脚和控制 总线引脚 • 数据总线引脚：
8086/8088除了外数据总线位数及与此相关的部分逻辑 稍有差别外,内部结构和基本性能相同,指令系统完全兼容。
4
8086的引脚图
地 AD14 AD13 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 Vcc (5V) AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD (RQ/GT0 ) HLDA ( RQ/GT1 ) WR ( LOCK ) M/IO ( S2 ) DT/R ( S1 ) DEN ( S0 ) ALE ( QS0 ) INTA ( QS1 ) TEST READY RESET
18
状态标志
（5）辅助进位标志AF。若执行加法运算时第3位向第4
位进位（即低半字节向高半字节），或者执行减法运
算时第3位从第4位借位，则AF=1，否则=0。 （6）溢出标志OF。若计算过程产生溢出，则OF=1，否 则=0。溢出是指字节运算的结果超出了–128～+127的 范围，或者字运算的结果超出了–32768～+32767的范 围。在进行加法运算时，每当次高位向最高位有进位 而最高位没有向前进位，或者最高位向前进位而次高 位没有向最高位进位，则ALU置OF为1。
执行部分 控制电路
16位
1 2 3 4 5 6 总线接口部件（BIU）
11
ALU 标 志
（1）执行部件EU
执行部件的功能就是负责从指令队列取指令并执行。 从结构图可见，执行部件由下列几个部分组成：
（1）算术逻辑单元ALU （2）标志寄存器FLAG； （3）数据暂存寄存器； （4）通用寄存器组： 包括4个16位位数据寄存器 AX、BX、CX、DX； 4个16位地址指针与变址寄存器SP, BP, SI, DI。 （5）EU控制电路
16
指针寄存器 和 变址寄存器
BP
SI DI CS
段寄存器
DS
SS ES IP FR
指令指针 标志寄存器
8086/8088的标志寄存器（FR）：
（1）状态标志：状态标志表示前面操作执行后，算术逻辑单元所处
的状态，这些状态常作为后继指令执行的条件。 • 状态标志有6个：符号标志（SF）、零标志(ZF)、奇偶标志
2.1 8086微处理器的内部结构
微处理器概述： 从外观上看处理器：矩形或正方形的块状 物，通过众多引脚（也称管脚）与主板相连。
– 片内总线：处理器内部，分为片内控制总线