任意波形发生器的一种快速设计与实现
DDS任意波形发生器的设计与实现
DDS任意波形发生器的设计与实现近年来，随着电子技术的飞速进步，任意波形发生器在信号发生、测试、测量等领域扮演着重要的角色。
而Direct Digital Synthesis（DDS）任意波形发生器作为一种数字信号处理技术，由于其高精度、低失真、灵活性强等优点，成为了目前最为常用的任意波形发生器技术之一。
DDS任意波形发生器工作原理基于数字信号处理与相位累加器。
其主要组成部分包括振荡器、相位累加器、数字控制模块和DAC（数模转换器）模块。
其中，相位累加器用于产生一个累加的相位值，该相位值会被数字控制模块处理后再输入DAC模块进行数模转换，并输出到外部电路。
而该外部电路毗连到输出端口，可以控制输出的幅值以及频率，从而生成所需的任意波形。
在过程中，需要思量多个关键因素。
起首，选择合适的振荡器型号以及参考时钟。
振荡器的质量和稳定性直接影响到输出信号的频率稳定性。
而参考时钟的准确性则决定了相位累加器的性能。
其次，在相位累加器的设计中，需要合理选择累加的相位步进值以及相位累加位数。
过大的步进值可能导致相位区分率降低，而过小的步进值会增加累加器的位数，增加系统的复杂度。
另外，数字控制模块的设计需要思量到输入的频率、相位和幅度的变化。
最后，需要合理选择DAC模块以及输出电路，以确保输出信号的质量和稳定性。
在实际实现过程中，可以使用FPGA（Field-Programmable Gate Array）作为主要硬件实现平台，并利用VHDL（VHSIC Hardware Description Language）进行硬件描述，从而构建DDS任意波形发生器。
FPGA的高度灵活性使得其适用于DDS任意波形发生器的实现，并且其可重构的特点使得系统可以依据需要进行扩展和改进。
在软件方面，可以使用C语言编写相应的控制程序，以实现对DDS任意波形发生器的控制和调整。
是一个综合性的工程项目，需要对电路设计、硬件描述语言、数字信号处理等方面有深度的了解和精通。
利用Labview实现任意波形发生器的设计
沈阳理工大学课程设计专用纸No I1 引言波形发生器是一种常用的信号源，广泛应用于通信、雷达、测控、电子对抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备。
随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度快且频率转换时输出波形相位连续等。
可见，为适应现代电子技术的不断发展和市场需求，研究制作高性能的任意波形发生器十分有必要，而且意义重大。
波形发生器的核心技术是频率合成技术，主要方法有：直接模拟频率合成、锁相环频率合成(PLL)，直接数字合成技术(DDS)。
传统的波形发生器一般基于模拟技术。
它首先生成一定频率的正弦信号，然后再对这个正弦信号进行处理，从而输出其他波形信号。
早期的信号发生器大都采用谐振法，后来出现采用锁相环等频率合成技术的波形发生器。
但基于模拟技术的传统波形发生器能生成的信号类型比较有限，一般只能生成正弦波、方波、三角波等少数的规则波形信号。
随着待测设备的种类越来越丰富，测试用的激励信号也越来越复杂，传统波形发生器已经不能满足这些测试需要，任意波形发生器（AWG)就是在这种情况下，为满足众多领域对于复杂的、可由用户自定义波形的测试信号的日益增长的需要而诞生的。
随着微处理器性能的提高，出现了由微处理器、D／A以及相关硬件、软件构成的波形发生器。
它扩展了波形发生器的功能，产生的波形也比以往复杂。
实质上它采用了软件控制，利用微处理器控制D／A，就可以得到各种简单波形。
但由于微处理器的速度限制，这种方式的波形发生器输出频率较低。
目前的任意波形发生器普遍采用DDS(直接数字频率合成)技术。
基于DDS技术的任意波形发生器(AWG)利用高速存储器作为查找表，通过高速D／A转换器对存储器的波形进行合成。
基于FPGA实现的任意波形发生器的设计与研究
ａ ｖ ｎ ａ ｅ ｆ ｓｍ ｌ ｐ ｒ ｔ ｏ ｎ ｉｈ ｄ ｇ ｅ ｆ ｉｔ ｇ ａ ｉｎ ｃ ａ ａ ｔｒ ｓ ｉ ｓｂ ｔ ａ ｓ ａ ｄ ｕ ｔ ｂ ｅ ｆ ｅｕ ｎ ｙ ｄ ａ ｔ ｇ ｓｏ ｉｐ ｅ ｏ ｅ ａ ｉｎ ａ ｄ ｈ ｇ ｅ ｒ ｅ ｏ ｎ ｅ ｒ ｔ ｏ ｈ ｒ ｃ ｅ ｉｔ ｃ ｕ ｌｏ ｈ ｓａ ｊ ｓａ ｌ ｒ ｑ ｅ ｃ
本文的重点 。Ｄ Ｓ 电路工作 时首先对 需要的波形进行采样， Ｄ
将 采样数值存入波形存储器作 为查 找表 ，然 后再通过查找表 将 数据 读 出来 ，经过 Ｄ Ａ转换器转化成模拟信 号，并通过低 ／ 通 滤波器将 Ｄ Ｃ 转换器输 出的阶梯波 转换成光 滑的连续 信 Ａ
号 。Ｄ Ｓ电路 的基 本 结 构 一 般 包 括 以下 几 部 分 ：相 位 累 加 器 、 Ｄ
３ 基于 Ｆ Ｇ Ｐ Ａ的 Ｄ Ｓ电路的实现 Ｄ
３ １ＤＤ 的 结构 ． Ｓ
境下的时序约束分析工具分析可知， 采用此结构 的 ３ 位相位 ２ 累加器的数据累加延时 比普通结构的进位 累加器 的数据延 时 减小 了一倍，提高 了 Ｄ Ｓ的相位 累加速度 。 Ｄ
Ｄ Ｓ 电路 的实现 是整个硬件 系统设计的关键所在，也是 Ｄ
设计 。
２１ 硬件设计方案 ．
在任 意波形发 生器 的组成部分 中，硬件系统是整个系统 的核心。它包括波形 生成 电路 ，处理器 、存储器、接 口控制 模块、波 形选择 电路以及系统硬件控制模块等 电路 ，其它模
块通过相关接 口与其连接 ，构成 了一个完整 的硬件系统 。
２ 硬件
基于 Ｄ Ｓ技术实现波形发生器 的方法主要有 以下两种 ： Ｄ
３ ２ １ 相 位 累 加 器 的 设 计 ．．
基于模拟IC测试的任意波形发生器设计与实现
任 意 波 形发 生 器 输 出信 号 的 高精 度 。 任 意 波 形发 生 器 波 形 数 据 存 储 深 度 最 大 可达 １ ２ ８ ＭＢ ． 采样精度为 １ ６住 ． 最 高 采
样 率 可迭到 １ ６ ０ ＭＨｚ ， 输 出信 号 频 率 为 １ Ｈｚ 一 １ ＭＨ ｚ ， 峰峰 值 范 围为 ２ ０ ｍ Ｖ～ ２ ０ Ｖ， 幅 度偏 置 范围为± ２ ． ５ Ｖ。 精 度 可
ｃ ａ ｎ ｂ ｅ ｕ ｐ ｔ ｏ １ ６ ０ ＭＨｚ ，ｔ ｈ ｅ ｏ ｕ ｔ ｐ ｕ ｔ ｓ ｉ ｇ ｎ ａ ｌ ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ ｒ ａ ｎ ｇ ｅ ｓ ｆ ｒ ｏ ｍ １ Ｈｚ一１ ＭＨｚ ，ｔ ｈ ｅ ｐ ｅ ａ ｋ — ｐ ｅ ａ ｋ ｖ ａ ｌ ｕ ｅ ｒ ａ ｎ ｇ ｅ ｉ ｓ ２ ０ ｍＹ－ ２ ０ Ｖ， ａ ｍｐ ｌ ｉ ｔ ｕ ｄ ｅ ｏ ｆ ｆ ｓ ｅ ｔ ｒ ａ ｎ ｇ ｅ ｉ ｓ± ２ ． ５ Ｖ．ａ ｍｐ ｌ ｉ ｔ ｕ ｄ ｅ ｐ ｒ ｅ ｃ ｉ ｓ ｉ ｏ ｎ ｃ ａ ｎ ｒ ｅ ａ ｃ ｈ± ０ ． １ ｄ Ｂ ． Ａｃ ｔ ｕ ａ ｌ ｔ ｅ ｓ ｔ ｒ ｅ ｓ ｕ ｌ ｔ ｓ ｈ ｏ ｗ ｓ ｔ ｈ ａ ｔ ｔ ｈ ｉ ｓ ｄ ｅ ｓ ｉ ｇ ｎ ｃ ａ ｎ ｓ ａ ｔ ｉ ｓ ｆ ｙ
达明该 设 计 满足 模 拟 Ｉ Ｃ 测 试仪 的 项 目要 求 。
关键 词 ：模 拟 Ｉ Ｃ测 试 仪 ；任 意 波 形 发 生 ；数 模 转 换 器 ；Ｆ Ｐ ＧＡ
中 图分 类号 ： Ｔ Ｎ ４ ７
文 献标 识 码 ： Ａ
文 章编 号 ：１ ６ ７ ４ — ６ ２ ３ ６ （ ２ ０ １ ４ ） ０ ６ — ０ ０ ８ ５ — ０ ４
基于System Generator的任意信号发生器的设计与实现
Ｄｅｓｉｇｎ ａｎｄ Ｒｅａｌｉｚａｔｉｏｎ ｏｆ Ａｒｂｉｔｒａｒｙ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ Ｂａｓｅｄ ｏｎ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ
ＮＩ Ｆａｎｇ－ｙｉｎｇ，ＬＡ Ｎ Ｈ ａｏ （Ｃｏｌｌｅｇｅ ｏｆ Ｐｏｌｙｔｅｃｈｎｉｃ，Ｈｕｎａｎ Ｎ ｏｒｍａｌ Ｕｎｉｖｅｒｓｉｔｙ，Ｃｈａｎｇｓｈａ ４１００８１，Ｃｈｉｎａ）
等 ，得 到频 谱很纯 可控 信号 波形 ；信 号调 理 电路对输
出波形 的幅度进行 监测 ，反馈 数据 给微处 理器 ，进行
波形 幅度 的调节操 作 。
＝ ＝ ＝ ＝ 一 ｒ… … … … … … ～ … … … …
Ａｂｓｔｒａｃｔ．Ａ ｓｅｌｆ—ｄｅｓｉｇｎｅｄ Ｄ ＤＳ ｃｉｒｃｕｉｔ ｂａｓｅｄ Ｏｎ ＦＰＧＡ ｉｓ ｄｅｓｃｒｉｂｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ，ｗ ｈｉｃｈ ｕｓｉｎｇ ｄｉｒｅｃｔ ｄｉｇｉｔａｌ ｆｒｅｎｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｓ（ＤＤＳ） ｔｅｃｈｎｉｑｕｅ，ｃｏｍｂｉｎｅｄ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｗｉｔｈ Ｍ ＡＴＬＡＢ Ｓｉｍ ｕｌｉｎｋ ｓｙｓｔｅｍ ｔｏｏｌ ｂｙ Ｘｉｌｉｎｘ Ｃｏｍ ｐａｎｙ．Ｔ ｈｅ ｆｕｎｃｔｉｏｎ ｆｏｒ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ｏｆ ａｒｂｉｔｒａｒｙ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ｉｓ ｒｅａｌｉｚｅｄ．Ｔ ｈｅ ｄｉｓｔｏｒ— ｔｉｏｎ ｉｓ ｓｍ ａｌｌ ａｎｄ ｈａｓ ａｄｖａｎｔａｎｇｅ ｉｎ ｓｔａｂｉｌｉｔｙ． Ｋｅｙｗｏｒｄｓ：ｓｙｓｔｅｍ ｇｅｎｅｒａｔｏｒ；ａｒｂｉｔｒａｒｙ ｓｉｇｎａｌ ｇｅｎｅｒａｔｏｒ ；ＦＰＧＡ ；ＤＤＳ
１ ＤＤＳ的 基 本 原 ห้องสมุดไป่ตู้
波形 发生器 的 系统 组 成 如 图 １，从 图 中可 以看 出 ＤＤＳ的 由相 位 累 加器 、波形 ＲＯＭ 、Ｄ／Ａ 转 换 器 和低通 滤 波 器 四个 部 分组 成 ＿２］。其 中 Ｋ 是 频 率 控 制字 、ｆｃ为参 考 时钟频 率 ，Ｎ 为相 位 累加 器 的字 长 ， ｆ０为输 出信 号 频 率 。相位 累加 器 在 时钟 ｆｃ的控 制 下 以步 长 Ｋ 作 累加 ，输 出 的 Ｎ位 二进制 码 ，当 Ｒ０Ｍ 地址线 上 的地 址 （相位 ）改 变 时 ，数 据 线 上 输 出相 应
波形发生器的设计实验报告
波形发生器的设计实验报告波形发生器是一种用于产生各种波形信号的仪器或设备。
它常常被用于电子实验、通信系统测试、音频设备校准等领域。
本文将介绍波形发生器的设计实验，并探讨其原理和应用。
波形发生器的设计实验主要包括以下几个方面：电路设计、元件选择、参数调整和信号输出。
首先，我们需要设计一个合适的电路来产生所需的波形。
常见的波形包括正弦波、方波、三角波等。
根据不同的波形要求，我们可以选择适当的电路结构和元件组成。
例如，正弦波可以通过RC电路或LC电路实现，方波可以通过比较器电路和计数器电路实现，三角波可以通过积分电路实现。
在元件选择方面，我们需要根据设计要求来选择合适的电阻、电容、电感等元件。
这些元件的数值和质量对波形发生器的性能和稳定性起着重要的影响。
因此，我们需要仔细考虑每个元件的参数，并选择合适的品牌和型号。
参数调整是波形发生器设计实验中的关键步骤之一。
我们需要根据设计要求来调整电路中各个元件的数值和工作状态，以确保所产生的波形符合要求。
参数调整需要依靠实验数据和仪器测量结果来进行，同时也需要运用一定的电路分析和计算方法。
信号输出是波形发生器设计实验的最终目标。
在设计过程中，我们需要确保所产生的波形信号能够正确输出，并具有稳定性和准确性。
为了实现这一目标，我们可以使用示波器等仪器来对输出信号进行检测和分析，并根据需要进行调整和优化。
波形发生器具有广泛的应用领域。
在电子实验中，波形发生器常常被用于产生各种测试信号，用于测试和验证电路的性能和功能。
在通信系统测试中，波形发生器可以产生各种模拟信号，用于测试和校准通信设备。
在音频设备校准中，波形发生器可以产生各种音频信号，用于校准音频设备的频率响应和失真特性。
波形发生器的设计实验是一个涉及电路设计、元件选择、参数调整和信号输出的复杂过程。
在实验中，我们需要仔细考虑每个步骤的要求，并根据实际情况进行调整和优化。
通过合理的设计和实验验证，我们可以获得稳定、准确的波形信号，满足各种应用需求。
基于Verilog实现的DDS任意波形发生器
河海大学计算机与信息学院（常州）课程设计报告题目简易直接数字频率合成器前端设计专业、学号电科**********授课班号275901学生姓名毛石磊指导教师单鸣雷完成时间2013-6-28课程设计（报告）任务书（理工科类）Ⅰ、课程设计（报告）题目：简易直接数字频率合成器（DDS）前端设计Ⅱ、课程设计（论文）工作内容一、课程设计目标1、培养综合运用知识和独立开展实践创新的能力以及同组之间合作的能力；2、学习直接数字频率合成器（DDS）相关知识，进行系统构架设计、模块划分和算法分析，并使用Verilog HDL设计一简易直接数字频率合成器，要求具有根据输入的控制字的不同输出不同频率的正弦信号的功能；3、能够对分析、测试、解决实际的数字电路问题加深理解，学以致用，增强动手能力，为今后能够独立进行设计工作打下一定的基础；二、研究方法及手段应用1、学习直接数字频率合成器（DDS）相关知识，确定电路需要实现的功能，分别编写各个功能模块，主要有相位累加器模块、正弦查询表模块和主模块；2、利用仿真软件测试各个模块功能的正确性；3、将各模块综合起来，实现整体功能并采用软件验证；三、课程设计预期效果1、完成实验环境搭建；2、完成DDS的功能设计与综合；3、完成modelsim软件仿真，确定程序代码正确性；4、在理论学习和具体实践中达到对DDS的正确理解。
学生姓名：毛石磊专业年级：电子科学与技术2010级摘要直接数字频率合成技术(Direct Digital Synthesize，DDS)是继直接频率合成技术和锁相式频率合成技术之后的第三代频率合成技术。
它采用全数字技术，并从相位角度出发进行频率合成。
目前，DDS的设计大多是应用HDL(Hardware Description Language)对其进行逻辑描述，整个设计可以很容易地实现参数改变和设计移植，给设计者带来很大的方便。
Verilog HDL就是其中一种标准化的硬件描述语言，它不仅可以进行功能描述，还可以对仿真测试矢量进行设计。
基于FPGA的任意波形发生器的设计
基于FPGA的任意波形发生器的设计
乐春峡;王雁平
【期刊名称】《现代电子技术》
【年(卷),期】2008(031)001
【摘要】介绍了一种基于单片机控制,采用DDS技术,利用FPGA芯片来实现以DDS模块为核心的任意波形产生系统的形成过程.该波形产生系统所产生的波形种类齐全、频率分辨率高、带宽宽,同时实现了信号的调相功能.本文主要介绍了此系统核心模块的设计过程,并给出了具体的理论数据分析和实验结论.
【总页数】3页(P51-53)
【作者】乐春峡;王雁平
【作者单位】西安科技大学,电控学院,陕西,西安,710054;西安邮电学院,陕西,西安,710061
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于FPGA的任意波形发生器设计与研究 [J], 张严;洪远泉
2.基于国产FPGA及DAC的任意波形发生器的设计 [J], 高野军;武福存
3.基于FPGA和SD卡的任意波形发生器设计 [J], 王洁;陆正刚;龚健
4.基于FPGA实现的任意波形发生器的设计与研究 [J], 王玥
5.基于FPGA的任意波形发生器的设计与实现 [J], 韩旭;郑磊
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
理
∞
Ｅｎ ｉ ｅ ｒ ｇ ｇ ｎ ｅ ｉ ，Ｓ ｅ ｚ ｅ ｉ ｅ ｓｔ ｎ ｈ ｎ ｈ ｎ Ｕｎ ｖ ｒ ｉ ｙ，Ｓ ｅ ｚ ｅ １ ０ ０ ｈ ｎ ｈ ｎ ５ ８ ６ ，Ｃｈ ｎ ） ｉ ａ
Ａｂ ｔａ ｔ ｓ ｒ ｃ ：Ａｎ ａ ｂ ｔａ ｙ ｗａ ｅ ｏ ｍ ｅ ｅ ａ ｏ ｒ ｉ ｒ ｖ ｆ ｒ ｇ ｎ ｒ ｔ ｒ（ ｒ ＡＷ Ｇ）ｉ ｅ ｉ ｎ ｄ ａ ｄ ｉ ｌ ｍｅ ｔ ｄ ｏ ＧＡ— ａ ｅ ＯＰ ｎ ｓ ｄ ｓｇ ｅ ｎ ｍｐ ｅ ｎ ｅ ｎ ＦＰ ｂ ｓｄ Ｓ Ｃａｄ Ｍａ ｌｂ ｐ ａ ｆ ｒ ｔ ｉｅ ｔｄ ｇ ｔ ｌｓ ｎ ｈ ｓｓ ＤＤＳ ｔ ｃ ｎ ｑ ｅ ，ｗｈ ｒ ｒ ｉ ａ ｙ ｗａ ｅｏ ｍ ａ ａ ａ ｅ ｇ ｎ ｒ ｔ ｄ ｔａ ｌｔｏ ｍｓ ｗｉ ｄｒ ｃ ｉ ｉ ｙ ｔ ｅ ｉ （ ｈ ａ ） ｅ ｈ ｉｕ ｓ ｅ ｅ ａ ｂ ｔ ｒ ｖ ｆ ｒ ｄ ｔ ｒ ｅ ｅ ａ ｅ ｒ
Ｖ０ ７ ＮＯ ０ Ｏｃ ．２ ０ Ｌ２ ．１ ｔ ０１
仪 器 设 备 研 制 与应 用
任 意 波形 发 生器 的一 种 快 速 设 计 与 实现
龚向 东 ，刘春平 。 黄 虹宾 。 ， 。
（．深圳 大 学 电子 科 学与 技 术 学 院 ， 东 深 圳 ５８ ６程 学 院 ， １ 广 １ ００ ２
ｃ ｉ．Ｂ ｈｐ ｙＤＤＳ ｍｏ ｕｅａ ｄ ｅ ｓｎ ＯｔｅＲＡＭ ，ｔ ｅｗａ ｅｏｍ ａａａｅｏ ｔ ｕｔｄｔ Ａ ｉｃ ｉｏ ｆ ｈｐ，ｗｉｈ ｄ ｌ ｄ ｒｓ ｉｇ ｔ ｈ ｈ ｖ ｆｒ ｄ ｔ ｒ ｕ ｐ ｔｅ ＯａＤ／ ｃｒｕｔ ｆ ｃ ｉ ｔ
ｗ ｈｉｈ ｒ ｑ ｉｅ ａｏｇ ｖｅｏｒ ｓｏｂ ａｎｅ ｃ ｅ ｕ ｒ ｄ ａｎ ｌ ｕｅ ｗａ ｆ ｍ ｉ ｔ ｉ ｄ． Ｂｅ ｉ ｓ ｏ ｈｏ ｔｔ ｎ ａ ｏ ｓｄｅ ｆｓ ｒ ｕｒ — ｒ ｕｎｄ ｔｍ ｅ ｆ ｒ ｄ ｓｇｎ ａ ｄ ｉ ｐｌｍ ｅ ａ ｉ ｏ ｅ ｉ ｎ ｍ ｅ ｎｔ — ｔｏｎ．ｔ Ｗ Ｇ ａｓｓ ｏ ｔ ｎｄ ｓ ａ ｅ ｗａ ｆ ｍ ｔ ｔ ｉ ｈｅＡ ｈ ｍ ｏ ｈ ａ ｔ ｂｌ ｖｅｏｒ ｏｕ ｐｕ ． Ｋ ｅ ｒ ｓ：ａ ｂｉｒ ｙ ｗ ａ ｅ ｏ ｍ ｅ ｒ ｔ ｒ；ｓ ｓ ｅ ｏ ｒ ｇｒ ｍ ｍ ａ ｌ ｈｉ Ｍ ａ ｌｂ；ｄｉｅ ｔｄｉ ｔ ｌｓ ｎｔ ｓｓ ｙ ｗｏ ｄ ｒ ｔａｒ ｖ ｆ ｒ ｇ ｎｅ ａ ｏ ｙ ｔ ｍ ｎ ｐ ｏ ａ ｂ ｅ ｃ ｐ； ｔａ ｒ ｃ ｇｉａ ｙ ｈｅ ｉ
ＩＳ １ ０ Ｓ Ｎ ０ ２
． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ． ．
－
４９５ ６
． ． ． ． ． ． ． ． ． ． ． ． ． — —
．
第 ２ 卷 ７
第 １ ０期
２１ ｏ ｏ年 １ ０月
ＣＮ１ ２ ３ ／ １ Ｏ ４ Ｔ
广 东 深 圳 ５ ８ ６ １ ０ ０；３ ．深 圳 市微 纳 光 子信 息技 术 重 点 实验 室 ，广 东 深 圳 ５ ８ ６ ） １ ０ ０
酞
ｐ
实 盯 ㈨
摘 要 ： 用 直 接 数 字 频 率 合成 （ Ｄ ） 术 ， 采 Ｄ Ｓ技 在基 于 Ｆ Ｇ ｆ ｌ ｒｇａ Ｐ Ａ（ｉ ｄｐｏ ｒｍｍａｌ ｇ ｔ ａｒｙ 的 可 编程 片上 系统 ｅ ｂｅ ａｅ ｒａ ）
管
眦
Ｒａ ｉ ｒｔｔｐｎ ｆ ｎ ａｂｔａｙｗａ ｅｏｍ ｅ ｅａｏ ｐｄｐｏｏｙ ｉｇｏ ｒ ｉ ｒ ｖ ｆｒ ｇ ｎ ｒｔｒ ａ ｒ
Ｇｏｎ ａ ｇｄ ｎｇ ． ｇ Ｘｉ ｎ ｏ ｕ．Ｌｉ ｕ Ｃｈｕ ｉ ． Ｈ ｎｇ Ｈ ｏｎ ｉ 。 ｎｐ ｎｇ ～ ｕａ ｇｂ ｎ ’
转 换 电路 产 生 模 拟 波 形信 号 。该 波 形 发 生 器 的设 计 实 现周 期 短 ， 出 波 形平 滑 、 定 。 输 稳
关键 词 ： 意波 形 发 生 器 ；可编 程 片 上 系 统 ；Ｍａ ｌ ； 接 数 字 频率 合 成 任 ｔｂ 直 ａ 中 图分 类 号 ： ７ ０ ＴＮ １ 文 献标 志码 ： Ａ 文 章 编 号 ：１ ０ — ９ ６ ２ １ ） ０ ０ ６ — ３ ０ ２４ ５ （ ０ ０ １ — ０ ６ ０
（ ０ Ｃ 和 Ｍａｌ ｓ Ｐ ） ｔ ｂ平 台 上 设计 实现 了一 种 任 意 波 形 发 生 器 ， 意 波 形 数 据 通 过 Ｍａｌ ａ 任 ｔ ｂ的 图 形 用 户 界 面 产 生 ａ
验ｍ 技Ｌ 兰
术＿ 詈
与
ｄ
并 传 送 到 Ｆ ＧＡ片 上 ＲＡ 存 储 器 中 ， Ｄ Ｐ Ｍ Ｄ Ｓ模 块 对 Ｒ ＡＭ 的 寻 址操 作 实 现 波 形 数 据 输 出 ， 通 过 片 外 的 数 ／ 并 模
（ ． Ｃｏｌｅ ｅ ｏ ｅ ｔｏｎ ｃＳｃｅ ｅ ａ ｅ ｈｎ ｏｇ １ ｌ ｇ ｆＥｌｃ ｒ ｉ ｉｎｃ ｎｄ Ｔ ｃ ｏｌ ｙ， Ｓｈｅ ｈｅ ｎ ｖ ｒ ｉｙ， ｎｚ ｎ Ｕ ｉ ｅ ｓｔ Ｓｈｅ ｚ ｎ ５ ０６ ｎ ｈｅ １８ ０， Ｃｈｉ ｎａ； ２ Ｃｏ ｌｇｅｏｆＭ ｅ ｈａ ｒ ｉｓ ａ ｎｔｏｌ ． ｌｅ ｃ ｔｏｎ ｃ ｎｄ Ｃｏ ｒ