半导体晶圆针测与测试制程
简述晶圆测试流程
简述晶圆测试流程
晶圆测试流程主要包括以下步骤：
1. 准备阶段：配置并校准测试设备，制作或安装适合的测试卡（探针卡），编写或导入测试程序。
2. 探针接触：将待测晶圆放置在探针台上，通过探针卡上的微细探针与晶圆上的每个芯片焊盘精确接触，建立电气连接。
3. 功能及参数测试：执行直流（DC）参数测试，如阈值电压、漏电流等；以及交流（AC）特性测试，如增益、频率响应等，以验证芯片功能是否正常。
4. 缺陷检测：进行电性缺陷扫描和故障分析，定位潜在问题区域。
5. 数据记录与统计：收集测试数据，生成晶圆地图，标识出良品与不良品的位置，并统计整体良率。
6. 后续处理：依据测试结果对合格芯片进行后续封装加工，不合格芯片则根据情况予以标记或废弃。
半导体制程介绍
半导体制造工艺分类
• 三 Bi-CMOS工艺： A 以CMOS工艺为基础 P阱 N阱 B 以双极型工艺为基础
双极型集成电路和MOS集成电 路优缺点
双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比 较大 CMOS集成电路
低的静态功耗、宽的电源电压范围、宽的输出电压幅 度（无阈值损失），具有高速度、高密度潜力；可与 TTL电路兼容。电流驱动能力低
SiO2 N-epi P+ N-epi
N+-BL N+-BL
P+
P+
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2 P P+
N+-BL
P P+ N-epi
N+-BL
P+
P-SUB 去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
第五次光刻—引线接触孔
•
SiO2 P N+
N+-BL
P+
P
N+-BL
N-epi P+ N-epi
P+
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗
第六次光刻—金属化内连线：反刻铝
•
AL
P P+ N+-BL
N-epiP+N-epi
P N+ P+ N+-BL
第一次光刻—N+埋层扩散孔
(工艺流程)最简易的半导体制造工艺流程
半导体制造工艺流程N型硅：掺入V族元素--磷P、砷As、锑SbP型硅：掺入III族元素—镓Ga、硼BPN结：半导体元件制造过程可分为前段（FrontEnd）制程晶圆处理制程（WaferFabrication；简称WaferFab）、晶圆针测制程（WaferProbe）；後段（BackEnd）构装（Packaging）、测试制程（InitialTestandFinalTest）一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件（如电晶体、电容体、逻辑闸等），为上述各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，动辄数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之後，接著进行氧化（Oxidation）及沈积，最後进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。
二、晶圆针测制程经过WaferFab之制程後，晶圆上即形成一格格的小格，我们称之为晶方或是晶粒（Die），在一般情形下，同一片晶圆上皆制作相同的晶片，但是也有可能在同一片晶圆上制作不同规格的产品；这些晶圆必须通过晶片允收测试，晶粒将会一一经过针测（Probe）仪器以测试其电气特性，而不合格的的晶粒将会被标上记号（InkDot），此程序即称之为晶圆针测制程（WaferProbe）。
然後晶圆将依晶粒为单位分割成一粒粒独立的晶粒三、IC构装制程IC構裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路目的：是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。
半导体制造工艺分类半导体制造工艺分类一双极型IC的基本制造工艺：A在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）ECL（不掺金）（非饱和型）、TTL/DTL（饱和型）、STTL（饱和型）B在元器件间自然隔离I2L（饱和型）半导体制造工艺分类二MOSIC的基本制造工艺：根据栅工艺分类A铝栅工艺B硅栅工艺其他分类1、（根据沟道）PMOS、NMOS、CMOS2、（根据负载元件）E/R、E/E、E/D半导体制造工艺分类三Bi-CMOS工艺：A以CMOS工艺为基础P阱N阱B以双极型工艺为基础双极型集成电路和MOS集成电路优缺点半导体制造环境要求主要污染源：微尘颗粒、中金属离子、有机物残留物和钠离子等轻金属例子。
半导体前道制造工艺流程
P+ N-epi P+ N-epi P+
N+-BL
N+-BL
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—P+扩散(B)
第三次光刻—P型基区扩散孔
决定NPN管的基区扩散位置范围 SiO2
P
P
P+
P+ N-epi P+
N+-BL
N+-BL
P-SUB
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—基区扩散(B)
• 5。光III---N管场区光刻，N管场区注入， 以提高场开启，减少闩锁效应及改善阱 的接触。
B+
光刻胶
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 6。光III---N管场区光刻，刻出N管场区 注入孔； N管场区注入。
P-
N-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
第四次光刻—N+发射区扩散孔
• 集电极和N型电阻的接触孔,以及外延层的反偏孔。 • Al—N-Si 欧姆接触：ND≥1019cm-3，
P P+
N+-BL
N+
P+ NP-epi
P+
N+-BL
P-SUB
SiO2
去SiO2—氧化--涂胶—烘烤---掩膜（曝光）---显影---坚膜 —蚀刻—清洗—去膜—清洗—扩散
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒 （Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆 必须通过晶片允收测试，晶粒将会一一经 过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
半导体process flow
AL
P+ P-SUB
集成电路中电阻2
发射区扩散电阻
SiO2 P+ N+ N-epi N+-BL P-SUB R
R
P+
集成电路中电阻3
基区沟道电阻
SiO2 P+ P N+ R
R
N-epi
N+-BL P-SUB
P+
集成电路中电阻4
外延层电阻
SiO2 P+ N+ P N-epi P-SUB R
R
P+
• 7。光Ⅳ---p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅。
B+
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 8。光Ⅴ---多晶硅光刻，形成多晶硅栅及 多晶硅电阻
多晶硅
PN-Si
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 9。光ⅤI---P+区光刻，P+区注入。形成 PMOS管的源、漏区及P+保护环。
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。 • 超净间：洁净等级主要由 微尘颗粒数/m3
0.1um I级 35 10 级 350 100级 NA 1000级 NA
0.2um 0.3um 0.5um 7.5 3 1 75 30 10 750 300 100 NA NA 1000
• 12。光刻Ⅷ---引线孔光刻。
PSG N+ N+ P+
N-Si
P+
P-
CMOS集成电路工艺 --以P阱硅栅CMOS为例
• 13。光刻Ⅸ---引线孔光刻（反刻AL）。
半导体制造工艺设计流程图
半导体制造工艺流程半导体相关知识本征材料：纯硅 9-10个250000Ω.cm3N型硅：掺入V族元素--磷P、砷As、锑SbP型硅：掺入 III族元素—镓Ga、硼BPN结：半导体元件制造过程可分为前段（Front End）制程晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、晶圆针测制程（Wafer Probe）；后段（Back End）构装（Packaging）、测试制程（Initial Test and Final Test）晶圆边缘检测系统一、晶圆处理制程晶圆处理制程之主要工作为在矽晶圆上制作电路与电子元件，为各制程中所需技术最复杂且资金投入最多的过程，以微处理器（Microprocessor）为例，其所需处理步骤可达数百道，而其所需加工机台先进且昂贵，有时可达数千万一台，其所需制造环境为为一温度、湿度与含尘（Particle）均需控制的无尘室（Clean-Room），虽然详细的处理程序是随著产品种类与所使用的技术有关；不过其基本处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，接著进行氧化（Oxidation）及沉积，最后进行微影、蚀刻及离子植入等反覆步骤，以完成晶圆上电路的加工与制作。
晶圆与晶片的区别制造半导体前，必须将硅转换为晶圆片。
这要从硅锭的生长开始。
单晶硅是原子以三维空间模式周期形成的固体，这种模式贯穿整个材料。
多晶硅是很多具有不同晶向的小单晶体单独形成的，不能用来做半导体电路。
多晶硅必须融化成单晶体，才能加工成半导体应用中使用的晶圆片。
晶片由晶圆切割成，直径和晶圆相同，厚度为300μm 由于硅很硬，要用金刚石锯来准确切割晶圆片，以得到比要求尺寸要厚一些的晶片。
激光锯也有助于减少对晶圆片的损伤、厚度不均、弯曲以及翘曲缺陷。
切割晶圆片后，开始进入研磨工艺。
半导体工艺流程简介
可编辑ppt
18
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
外延淀积
基区光刻
再氧化
隔离扩散
隔离光刻
基区扩散 再分布及氧化 发射区光刻 背面掺金
热氧化 发射区扩散
铝合金
反刻铝
铝淀积
接触孔光刻 再分布及氧化
淀积钝化层 压焊块光刻
中测
可编辑ppt
14
横向晶体管刨面图B来自C EP+
P N
P
P+
P
PNP
可编辑ppt
15
纵向晶体管刨面图
CBE P
N
N+ C
B
E p+
N P
过针测（Probe）仪器以测试其电气特性， 而不合格的的晶粒将会被标上记号（Ink Dot），此程序即 称之为晶圆针测制程 （Wafer Probe）。然後晶圆将依晶粒 为单位分割成一粒粒独立的晶粒
可编辑ppt
5
三、IC构装制程
• IC構裝製程（Packaging）：利用塑膠 或陶瓷包裝晶粒與配線以成積體電路
可编辑ppt
11
半导体制造环境要求
• 主要污染源：微尘颗粒、中金属离子、有 机物残留物和钠离子等轻金属例子。
• 超净间：洁净等级主要由 微尘颗粒数/m3
半导体制造工艺流程 大全
著进行氧化（Oxidation）及沈积，最後进行微影、
蚀刻及离子植入等反覆步骤，以完成晶圆上电路的
加工与制作。
精选2021版课件
4
二、晶圆针测制程
• 经过Wafer Fab之制程後，晶圆上即形成 一格格的小格 ，我们称之为晶方或是晶粒
（Die），在一般情形下，同一片晶圆上 皆制作相同的晶片，但是也有可能在同一 片晶圆 上制作不同规格的产品；这些晶圆
0.5um 1 10 100 1000
5.0um NA NA NA 7
精选2021版课件
12
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication； 简称 Wafer Fab）
精选2021版课件
13
典型的PN结隔离的掺金TTL电路工艺流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
• 後段（Back End） 构装（Packaging）、 测试制程（Initial Test and Final Test）
精选2021版课件
3
一、晶圆处理制程
• 晶圆处理制程之主要工作为在矽晶圆上制作电路与
电子元件（如电晶体、电容体、逻辑闸等），为上
述各制程中所需技术最复杂且资金投入最多的过程
精选2021版课件
18
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
SiO2
2。高温时在Si中的扩散系数小，
以减小上推
N+-BL
3。 与衬底晶格匹配好，以减小应力
P-SUB
涂胶—烘烤---掩膜（曝光）---显影---坚膜—蚀刻—清洗 —去膜--清洗—N+扩散(P)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
晶圆针测制程
晶圆针测（Chip Probing；CP）之目的在于针对芯片作电性功能上的测试（Test），使IC 在进入构装前先行过滤出电性功能不良的芯片，以避免对不良品增加制造成本。
半导体制程中，针测制程只要换上不同的测试配件，便可与测试制程共享相同的测试机台（Tester）。
所以一般测试厂为提高测试机台的使用率，除了提供最终测试的服务亦接受芯片测试的订单。
以下将此针测制程作一描述。
上图为晶圆针测之流程图，其流程包括下面几道作业：
（1）晶圆针测并作产品分类（Sorting）
晶圆针测的主要目的是测试晶圆中每一颗晶粒的电气特性，线路的连接，检查其是否为不良品，若
为不良品，则点上一点红墨水，作为识别之用。
除此之外，另一个目的是测试产品的良率，依良率
的高低来判断晶圆制造的过程是否有误。
良品率高时表示晶圆制造过程一切正常，若良品率过低，表示在晶圆制造的过程中，有某些步骤出现问题，必须尽快通知工程师检查。
（2）雷射修补（Laser Repairing）
雷射修补的目的是修补那些尚可被修复的不良品（有设计备份电路在其中者），提高产品的良品率。
当晶圆针测完成后，拥有备份电路的产品会与其在晶圆针测时所产生的测试结果数据一同送往雷射
修补机中，这些数据包括不良品的位置，线路的配置等。
雷射修补机的控制计算机可依这些数据，尝试将晶圆中的不良品修复。
（3）加温烘烤（Baking）
加温烘烤是针测流程中的最后一项作业，加温烘烤的目的有二：
（一）将点在晶粒上的红墨水烤干。
（二）清理晶圆表面。
经过加温烘烤的产品，只要有需求便可以出货。
半导体测试制程
测试制程乃是于IC构装后测试构装完成的产品之电性功能以保证出厂IC功能上的完整性，并对已测试的产品依其电性功能作分类（即分Bin），作为IC不同等级产品的评价依据；最后并对产品作外观检验（Inspect）作业。
电性功能测试乃针对产品之各种电性参数进行测试以确定产品能正常运作，用于测试之机台将根据产品不同之测试项目而加载不同之测试程序；而外观检验之项目繁多，且视不同之构装型态而有所不同，包含了引脚之各项性质、印字（mark）之清晰度及胶体（mold）是否损伤等项目。
而随表面黏着技术的发展，为确保构装成品与基版间的准确定位及完整密合，构装成品接脚之诸项性质之检验由是重要。
以下将对测试流程做一介绍
上图为半导体产品测试之流程图，其流程包括下面几道作业：
1.上线备料
上线备料的用意是将预备要上线测试的待测品，从上游厂商送来的包箱内拆封，并一颗颗的放在一
个标准容器（几十颗放一盘，每一盘可以放的数量及其容器规格，依待测品的外形而有不同）内，以利在上测试机台（Tester）时，待测品在分类机（Handler）内可以将待测品定位，而使其内的
自动化机械机构可以自动的上下料。
2.测试机台测试（FT1、FT2、FT3）
待测品在入库后，经过入库检验及上线备料后，再来就是上测
试机台去测试；如前述，测试机台依测试产品的电性功能种类
可以分为逻辑IC测试机、内存IC测试机及混合式IC（即同时包
含逻辑线路及模拟线路）测试机三种，测试机的主要功能在于
发出待测品所需的电性讯号并接受待测品因此讯号后所响应
的电性讯号并作出产品电性测试结果的判断，当然这些在测试
机台内的控制细节，均是由针对此一待测品所写之测试程序
（Test Program）来控制。
即使是同一类的测试机，因每种待测品其产品的电性特性及测试机台测试能力限制而有所不同。
一般来说，待测品在一家测试厂中，会有许多适合此种产品电性特性的测试机台可供其选择；除了测试机台外，待测品要完成电性测试还需要一些测试配件：
A）分类机（Handler）
承载待测品进行测试的自动化机械结构，其内有机械机构将待测品一
颗颗从标准容器内自动的送到测试机台的测试头（Test Head）上接受测试，
测试的结果会从测试机台内传到分类机内，分类机会依其每颗待测品的电
性测试结果来作分类（此即产品分Bin）的过程；此外分类机内有升温装置，
以提供待测品在测试时所需测试温度的测试环境，而分类机的降温则一
般是靠氮气，以达到快速降温的目的。
不同的Handler、测试机台及待测品
的搭配下，其测试效果会有所同，因此对测试产品而言，对可适用的Handler
与Tester就会有喜好的选择现象存在。
测试机台一般会有很多个测试头（Test Head），个数视测试机台的机型规格而定，而每个测试头同时可以上一部分类机或针测机，因此一部测试机台可以同时的与多台的分类机及针测机相连，而依连接的方式又可分为平行处理，及乒乓处理，前者指的是在同一测试机台上多台分类机以相同的测试程试测试同一批待测品，而后者是在同一测试机台上多台分类机以不同的测试程序同时进行不同批待测品的测试。
B）测试程序（Test Program）
每批待测产品都有在每个不同的测试阶段（FT1、FT2、FT3），如果要上测试机台测试，都需要不同的测试程序，不同品牌的测试机台，其测试程序的语法并不相同，因此即使此测试机台有能力测试某待测品，但却缺少测试程序，还是没有用；一般而言，因为测试程序的内容与待测品的电性特性息息相关，所以大多是客户提供的。
3）测试机台接口
这是一个要将待测品接脚上的讯号连接上测试机台的测试头上的讯号传送接点的一个转换接口，此转换接口，依待测品的电性特性及外形接脚数的不同而有很多种类，如：Hi-Fix（内存类产品）、Fixture Board（逻辑类产品）、Load Board（逻辑类产品）、Adopt Board + DUT Board（逻辑类产品）、Socket（接脚器，依待测品其接脚的分布位置及脚数而有所不同）。
每批待测品在测试
机台的测试次数并不相同，这完全要看客户的要求，一般而言逻辑性的产品，只需上测试机台一次
（即FT2）而不用FT1、FT3，如果为内存IC则会经过二至三次的测试，而每次的测试环境温度要求
会有些不同，测试环境的温度选择，有三种选择，即高温、常温及低温，温度的度数有时客户也会
要求，升温比降温耗时许多，而即于那一道要用什么温度，这也视不同客户的不同待测品而有所不
同。
每次测试完，都会有测试结果报告，若测试结果不佳，则可能会产生Hold住本批待测品的现象
产生。
3.预烧炉（Burn-In Oven）（测试内存IC才有此程序）
在测试内存性产品时，在FT1之后，待测品都会上预烧炉里去Burn In，其目的在于提供待测品一个
高温、高电压、高电流的环境，使生命周期较短的待测品在Burn In的过程中提早的显现出来，在
Burn In后必需在96个小时内待测品Burn In物理特性未消退之前完成后续测试机台测试的流程，否
则就要将待测品种回预烧炉去重新Burn In。
在此会用到的配件包括Burn-In Board及Burn In Socket..
等。
4.电性抽测
在每一道机台测试后，都会有一个电性抽测的动作（俗称QC或Q货），此作业的目的在将此完成测
试机台测试的待测品抽出一定数量，重回测试机台在测试程序、测试机台、测试温度都不变下，看
其测试结果是否与之前上测试机台的测试结果相一致，若不一致，则有可能是测试机台故障、测试
程序有问题、测试配件损坏、测试过程有瑕疵..等原因，原因小者，则需回测试机台重测，原因大
者，将能将此批待测品Hold住，等待工程师、生管人员与客户协调后再作决策。
5.卷标扫描（Mark Scan）
利用机械视觉设备对待测品的产品上的产品Mark作检测，内容包括Mark的位置歪斜度及内容的清
晰度..等。
6.人工检脚或机器检脚
检验待测品IC的接脚的对称性、平整性及共面度等，这部份作业有时会利用雷射扫描的方式来进行，也会有些利用人力来作检验。
7.检脚抽检与弯脚修整
对于弯脚品，会进行弯脚品的修复作业，然后再利用人工进行检脚的抽验。
8.加温烘烤（Baking）
在所有测试及检验流程之后，产品必需进烘烤炉中进行烘烤，将待测品上水气烘干，使产品在送至
客户手中之前不会因水气的腐蚀而影响待测品的质量。
9.包装（Packing）
将待测品依其客户的指示，将原来在标准容器内的待测品的分类包装成客户所指定的包装容器内，并作必要的包装容器上之商标粘贴等。
10.出货的运送作业
由于最终测试是半导体IC制程的最后一站，所以许多客户就把测试厂当作他们的成品仓库，以避免
自身工厂的成品存放的管理，另一方面也减少不必要的成品搬运成本，因此针对客户的要求，测试
厂也提供所谓的「Door to Door」的服务，即帮助客户将测试完成品送至客户指定的地方（包括客
户的产品买家），有些客户指的地点在海外者，便需要考虑船期的安排，如果在国内者，则要考虑
货运的安排事宜。